LCC串并聯(lián)諧振充電高壓脈沖電源設(shè)計(jì)

用高速DSP在頻域上實(shí)現(xiàn)LFM信號(hào)的實(shí)時(shí)脈沖壓縮

基于FPGA 的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)

在FPGA上建立一個(gè)UWB脈沖發(fā)生器

機(jī)械沖擊臺(tái)簡(jiǎn)介及沖擊脈沖成型器設(shè)計(jì)理念

脈沖延遲電路

根升余弦脈沖成形濾波器FPGA實(shí)現(xiàn)

夏弗納IT系列脈沖變壓器參數(shù)及應(yīng)用

基于XQ2V1000 FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)

基于XQ2V1000 FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)

編寫單片機(jī)計(jì)數(shù)器程序?qū)γ}沖進(jìn)行計(jì)數(shù)程序

編寫一段程序，功能要求為：當(dāng)P1.0引腳的電平正跳變時(shí)，對(duì)P1.1的輸入脈沖進(jìn)行計(jì)數(shù)；當(dāng)P1.2引腳的電平負(fù)跳變時(shí)，停止計(jì)數(shù)，并將計(jì)數(shù)值寫入R0、R1(高位存R1，低位存R0)。解答：將P1.1的輸入脈沖接入INT0，即使用T0計(jì)數(shù)

基于TMS320C6701 DSP的線性調(diào)頻信號(hào)的數(shù)字脈沖壓縮

基于模糊PID控制的雙峰脈沖電鍍電源的設(shè)計(jì)

1　引言 電鍍可以改善材料外觀、提高耐腐蝕性能、抗磨損、減少摩擦、增加硬度,還可以使材料具有特殊的磁、電、光、熱和焊接等表面特性以及其它物理性能。根據(jù)電鍍采用電

脈沖金屬探測(cè)器DIY線圈設(shè)計(jì)

脈沖金屬探測(cè)器其線圈的設(shè)計(jì)有很多電路，出現(xiàn)在互聯(lián)網(wǎng)上的脈沖感應(yīng)金屬探測(cè)器。雖然它們用不同的方式去對(duì)信號(hào)進(jìn)行處理，產(chǎn)生磁場(chǎng)脈沖的電子元件，這些電子器件基本上是相同

IBM發(fā)表STM脈沖技術(shù)可望造就原子級(jí)存儲(chǔ)器

脈沖電源的原理及作用

脈沖電源的定義用戶的負(fù)載需要斷續(xù)加電，即按照一定的時(shí)間規(guī)律，向負(fù)載加電一定的時(shí)間，然后又?jǐn)嚯娨欢ǖ臅r(shí)間，通斷一次形成一個(gè)周期。如此反復(fù)執(zhí)行，便構(gòu)成脈沖電源。例如

高準(zhǔn)確度可程控延遲快前沿外觸發(fā)脈沖信號(hào)源的設(shè)計(jì)

設(shè)計(jì)原理隨著各種高新前沿技術(shù)的迅猛發(fā)展，傳統(tǒng)設(shè)計(jì)的固定延遲時(shí)間的快前沿脈沖源，已不能滿足需要，常常需要在一定范圍內(nèi)可對(duì)延遲時(shí)間進(jìn)行任意設(shè)置。一般講來(lái)常規(guī)的設(shè)計(jì)有

除塵器用高頻多重高壓脈沖電源

電除塵器已經(jīng)有100多年的發(fā)展歷史，因其具有除塵效率高、適應(yīng)范圍廣、運(yùn)行費(fèi)用低、安全可靠、使用方便且無(wú)二次污染等獨(dú)特優(yōu)點(diǎn)，為工業(yè)除塵設(shè)備的首選產(chǎn)品。面對(duì)越來(lái)越嚴(yán)格的

脈沖電源如何設(shè)置參數(shù)

用戶的負(fù)載需要斷續(xù)加電，即按照一定的時(shí)間規(guī)律，向負(fù)載加電一定的時(shí)間，然后又?jǐn)嚯娨欢ǖ臅r(shí)間，通斷一次形成一個(gè)周期。如此反復(fù)執(zhí)行，便構(gòu)成脈沖電源。脈沖電源幾個(gè)電氣參

脈沖Vds-id 的測(cè)試參數(shù)

漏極電壓Vd，從0至4V進(jìn)行掃描，在每個(gè)Vd掃描之后，門極電壓Vg步進(jìn)到下一個(gè)數(shù)值。傳統(tǒng)的只有直流的Vds-id和通過(guò)4200-RBT,偏置T型接頭的直流IV測(cè)試之間的主要區(qū)別是SMU的數(shù)量。通過(guò)偏置T型接頭進(jìn)行的直流