數(shù)字電子電路中的后起之秀是數(shù)字邏輯電路。把它叫做數(shù)字電路是因?yàn)殡娐分袀鬟f的雖然也是脈沖,但這些脈沖是用來表示二進(jìn)制數(shù)碼的,例如用高電平表示“ 1 ”,低電平表示“ 0 ”。聲音圖像文字等信息經(jīng)過數(shù)字化處理后
很實(shí)用的經(jīng)典電路。
1問題的提出 在同步串行數(shù)據(jù)傳輸過程中,時鐘線上只要有一點(diǎn)小毛刺就會導(dǎo)致數(shù)據(jù)傳輸失誤,從而影響系統(tǒng)的正常工作。傳統(tǒng)的處理方法是在接收端并入一小電容來濾除毛刺,這種方法只能去除某一固定頻率下的干擾,
數(shù)字信號處理模塊是接收機(jī)系統(tǒng)的核心部分,系統(tǒng)要求數(shù)字信號處理模塊能實(shí)時處理ADC變換后的數(shù)字信號,并用軟件的方法來實(shí)現(xiàn)大量的無線電功能,這些功能包括:多通道校準(zhǔn)、編解碼、調(diào)制解調(diào)、濾波、同步、盲均衡、
數(shù)字信號處理模塊是接收機(jī)系統(tǒng)的核心部分,系統(tǒng)要求數(shù)字信號處理模塊能實(shí)時處理ADC變換后的數(shù)字信號,并用軟件的方法來實(shí)現(xiàn)大量的無線電功能,這些功能包括:多通道校準(zhǔn)、編解碼、調(diào)制解調(diào)、濾波、同步、盲均衡、
針對一款雷達(dá)芯片電路采用基于掃描路徑法的可測性設(shè)計(jì),在設(shè)計(jì)過程中采用時鐘復(fù)用技術(shù)、IP隔離技術(shù),以及針對具體的時鐘產(chǎn)生電路采用了其他特殊處理技術(shù);通過采用多種恰當(dāng)有效的可測性設(shè)計(jì)策略后,大大提高了該芯片電路可測性設(shè)計(jì)的故障覆蓋率,最終其測試覆蓋率可達(dá)到97%,完全滿足設(shè)計(jì)指標(biāo)的要求。
620)this.width=620;" border="0" />
620)this.width=620;" border="0" />
620)this.width=620;" border="0" />
概覽 高端設(shè)計(jì)工具為少有甚是沒有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設(shè)計(jì)程序,ANSI C語言還是VHDL語言,如此復(fù)雜的合成工藝會不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個芯
概覽 高端設(shè)計(jì)工具為少有甚是沒有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設(shè)計(jì)程序,ANSI C語言還是VHDL語言,如此復(fù)雜的合成工藝會不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個芯
摘 要: 以晶閘管構(gòu)成的全橋整流電路為對象,分析和建立了兩種觸發(fā)器以實(shí)現(xiàn)對晶閘管的觸發(fā)控制。一種是以TCA785為核心芯片的模擬觸發(fā)器,另一種是以可編程邏輯陣列(FPGA)為核心芯片的數(shù)字觸發(fā)器。試驗(yàn)表明兩種觸
詳述了基于AT89C2051單片機(jī)的晶閘管觸發(fā)器的硬件構(gòu)成和軟件設(shè)計(jì)方案。分析和應(yīng)用了移相觸發(fā)脈沖控制理論,其控制方案簡單和便于調(diào)節(jié),是一種具有很高實(shí)用價值的控制方案。
如圖所示為由DN-25集成電路的開關(guān)穩(wěn)壓電源。DN-25是單片開關(guān)型穩(wěn)壓電源器件,適合制作中等輸出電流、寬調(diào)壓范圍的穩(wěn)壓電源。它的主要性能指標(biāo)如下:輸入電壓VIN=3~40V,輸出電壓Vo=1.25~24V(連續(xù)可調(diào)),最大輸出電
單片式開關(guān)穩(wěn)壓器DN-25構(gòu)成的開關(guān)穩(wěn)壓電源