介紹了利用CPLD實(shí)現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計(jì)方法,并給出了相應(yīng)的系統(tǒng)設(shè)計(jì)原理圖,同時(shí)對(duì)該系統(tǒng)的性能進(jìn)行了分析。
介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)(DDS)的三相多波形函數(shù)發(fā)生器的基本原理,并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計(jì)方法及其VHDL源程序。
Stratix II FPGA:成功的90nm開(kāi)發(fā)和推出案例研究
簡(jiǎn)要介紹了Device Engineering公司的DEI1016芯片的功能,詳細(xì)說(shuō)明了利用DEI1016芯片實(shí)現(xiàn)ARINC429協(xié)議數(shù)據(jù)通訊系統(tǒng)的設(shè)計(jì)方法。
分析了基于Altera公司CPLD芯片EMP7128SLC84-15進(jìn)行相位測(cè)量的基本原理,給出了用EMP7128SLC8415進(jìn)行相位測(cè)量的硬件實(shí)現(xiàn)電路及VHDL源程序。
介紹了為PET(正電子發(fā)射斷層掃描儀)的前端電子學(xué)模塊提供時(shí)間基準(zhǔn)而設(shè)計(jì)的一種新型高頻時(shí)鐘扇出電路。
介紹基于SRAM LUT結(jié)構(gòu)的FPGA器件的上電配置方式;著重介紹采用計(jì)算機(jī)串口下載配置數(shù)據(jù)的方法和AT89C2051單片機(jī)、串行EEPROM組成的串行配置系統(tǒng)的設(shè)計(jì)方法及實(shí)現(xiàn)多任務(wù)電路結(jié)構(gòu)中配置的方法。
給出一種基于FPGA的新型諧波分析儀的設(shè)計(jì)方案。
常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼,安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。
多狀態(tài)機(jī)的協(xié)同設(shè)計(jì)