基于FPGA的嵌入式ZigBee網(wǎng)關(guān)的設(shè)計(jì)與實(shí)現(xiàn)

摘 要：為了更好地實(shí)現(xiàn)物聯(lián)網(wǎng)或工業(yè)控制領(lǐng)域中傳感器網(wǎng)絡(luò)設(shè)備的遠(yuǎn)程監(jiān)控功能，本文設(shè)計(jì)了一種基于FPGA的嵌入式網(wǎng)關(guān)系統(tǒng)的隨機(jī)方法。該設(shè)計(jì)通過(guò)構(gòu)建可編程片上系統(tǒng) (SOPC)，并利用Nios II嵌入式系統(tǒng)通過(guò)串口通信來(lái)實(shí)現(xiàn)對(duì)多個(gè)ZigBee網(wǎng)絡(luò)的數(shù)據(jù)采集，同時(shí)結(jié)合以太網(wǎng)通信實(shí)現(xiàn)數(shù)據(jù)傳輸和上位機(jī)實(shí)時(shí)監(jiān)控功能。整個(gè)系統(tǒng)在DE2-115開(kāi)發(fā)板[1]上實(shí)現(xiàn)并通過(guò)驗(yàn)證，實(shí)驗(yàn)結(jié)果滿足設(shè)計(jì)要求，并具有較好的靈活性、可配置性和應(yīng)用前景。

小型化低功耗數(shù)字信號(hào)處理器設(shè)計(jì)

摘要：隨著電子技術(shù)的不斷進(jìn)步，一些原本只能安裝在較大平臺(tái)的通信設(shè)備通過(guò)小型化、低功耗設(shè)計(jì)已經(jīng)能夠加裝在較小的平臺(tái)上，而通信設(shè)備的加裝會(huì)使這些平臺(tái)的信息化程度大幅提升，從而適應(yīng)更多的應(yīng)用場(chǎng)合。為了實(shí)現(xiàn)通信設(shè)備的小型化和低功耗，文章給出了通信信號(hào)處理器的小型化和低功耗設(shè)計(jì)方法。

Achronix和Signoff半導(dǎo)體攜手為人工智能/機(jī)器學(xué)習(xí)應(yīng)用提供FPGA和eFPGA IP設(shè)計(jì)服務(wù)

雙方的合作將加快基于Speedster7t FPGA和Speedcore eFPGA IP的解決方案的開(kāi)發(fā)

8-2、DSP和FPGA的優(yōu)缺點(diǎn)分析

本課件來(lái)自專欄課程：《視頻課程|雷達(dá)反干擾設(shè)計(jì)》，需要查看視頻講解，并且下載本文課件、程序、和參考資料的請(qǐng)到文末查看詳情。每周更新一節(jié)視頻課，每課約50分鐘。本課程有專屬的微信交流群，訂閱專欄后即可聯(lián)系小編（Zang_lxl）邀請(qǐng)加入，和更多的同學(xué)們一起交流學(xué)習(xí)，并不定時(shí)有相關(guān)資...

基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

摘要:IEEE1394串行總線以其高速實(shí)時(shí)性的特點(diǎn)和靈活可配置的拓?fù)浣Y(jié)構(gòu)為提高系統(tǒng)，性能提供了一種有效的途徑。文中介紹了IEEEStd1394b總線系統(tǒng)的功能和特點(diǎn)，并以FPGA和DSP為控制核心設(shè)計(jì)了1394b雙向數(shù)據(jù)總線傳輸系統(tǒng)，最后闡述了系統(tǒng)的硬件設(shè)計(jì)、工作流程以及總線的配置過(guò)程。

Microchip發(fā)布智能高級(jí)合成(HLS)工具套件，助力客戶使用PolarFire? FPGA平臺(tái)進(jìn)行基于C++的算法開(kāi)發(fā)

新工具套件增強(qiáng)了PolarFire FPGA在邊緣計(jì)算系統(tǒng)中進(jìn)行硬件加速的用途

基于FPGA的生命探測(cè)儀算法研究與系統(tǒng)設(shè)計(jì)

摘要：給出了一種基于FPGA的生命探測(cè)信號(hào)處理系統(tǒng)的設(shè)計(jì)方法。從理論上研究了生命探測(cè)儀的算法及其軟硬件系統(tǒng)。其中在FPGA軟件設(shè)計(jì)中利用模塊化的思想方法分別設(shè)計(jì)了FIR濾波器、異步FIFO、UART、電池監(jiān)控、功能控制等功能模塊。最后完成人體特征信號(hào)和體動(dòng)信號(hào)的分析與提取，實(shí)現(xiàn)了非接觸情況下生命探測(cè)與發(fā)現(xiàn)。相對(duì)于傳統(tǒng)的生命探測(cè)儀，該設(shè)備具有體積小，功耗低，操作簡(jiǎn)單，攜帶方便等優(yōu)點(diǎn)，特別適用于野外和戰(zhàn)場(chǎng)生命探測(cè)等應(yīng)用場(chǎng)合。

基于NANDFLASH的大容量視頻存儲(chǔ)系統(tǒng)的設(shè)計(jì)

摘要：針對(duì)MPEG4格式壓縮的視頻數(shù)據(jù)，給出了采用NANDFLASH為存儲(chǔ)介質(zhì)，以FPGA為存儲(chǔ)陣列的控制器，并用DSP作為數(shù)據(jù)處理的核心單元，來(lái)完成大容量視頻數(shù)據(jù)存儲(chǔ)的系統(tǒng)設(shè)計(jì)方法，同時(shí)對(duì)壞塊的檢測(cè)處理等關(guān)鍵問(wèn)題提出了解決方案。

一種基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)

摘要：給出了使用verilogHDL語(yǔ)言對(duì)鎖相環(huán)進(jìn)行基于FPGA的全數(shù)字系統(tǒng)設(shè)計(jì)，以及對(duì)其性能進(jìn)行分析和計(jì)算機(jī)仿真的具體方法。該方法采用綜合仿真工具QuartusU8.0來(lái)對(duì)數(shù)字鎖相環(huán)進(jìn)行輸入設(shè)計(jì)、功能時(shí)序仿真及器件編程。仿真結(jié)果表明：該方法可通過(guò)在傳統(tǒng)數(shù)字鎖相環(huán)基本結(jié)構(gòu)的基礎(chǔ)上增加自動(dòng)變?？刂颇K來(lái)有效解決縮短捕捉時(shí)間和減小同步誤差之間的矛盾。

基于SoCFPGA異步通信接口的實(shí)現(xiàn)

摘 要：針對(duì)Altera SoC FPGA平臺(tái)的Linux環(huán)境下ARM核與FPGA邏輯之間的數(shù)據(jù)交換問(wèn)題，提出了一種簡(jiǎn)單有效的異步接口實(shí)現(xiàn)方案。該方案在輕量級(jí)總線橋上掛載Avalon 三態(tài)控制器，并通過(guò)Linux應(yīng)用程序讀寫(xiě)控制器對(duì)應(yīng)的地址，從而實(shí)現(xiàn)ARM核與FPGA邏輯間數(shù)據(jù)的異步交換。實(shí)驗(yàn)結(jié)果表明，該方案能夠穩(wěn)定、正確、快速地讀寫(xiě)數(shù)據(jù)，可達(dá)到預(yù)期目標(biāo)。

FPGA的Veilog HDL語(yǔ)法、框架總結(jié)

摘要：VerilogHDL硬件描述語(yǔ)言是在用途最廣泛的C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬件描述語(yǔ)言，具有靈活性高、易學(xué)易用等特點(diǎn)。VerilogHDL可以在較短的時(shí)間內(nèi)學(xué)習(xí)和掌握，F(xiàn)PGA的VeilogHDL基礎(chǔ)語(yǔ)法總結(jié)，看完這些，F(xiàn)PGA的基本語(yǔ)法應(yīng)該就沒(méi)啥問(wèn)題了！一、基礎(chǔ)知識(shí)1、...

專欄?.?基于FPGA的雷達(dá)信號(hào)處理實(shí)現(xiàn)

這是一個(gè)視頻課程，每個(gè)目錄序號(hào)包含3節(jié)課程，共10*3=30節(jié)視頻課程，平均每節(jié)課40多分鐘。目前已經(jīng)全部更新完成，適合你對(duì)雷達(dá)基礎(chǔ)知識(shí)的軟硬件進(jìn)行一個(gè)較為系統(tǒng)的學(xué)習(xí)。本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述，省去了復(fù)雜...

專欄 . 基于FPGA的雷達(dá)信號(hào)處理實(shí)現(xiàn)

這是一個(gè)視頻課程，每個(gè)目錄序號(hào)包含3節(jié)課程，共10*3=30節(jié)視頻課程，平均每節(jié)課40多分鐘。目前已經(jīng)全部更新完成，適合你對(duì)雷達(dá)基礎(chǔ)知識(shí)的軟硬件進(jìn)行一個(gè)較為系統(tǒng)的學(xué)習(xí)。本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述，省去了復(fù)雜...

幾組實(shí)用FPGA原理設(shè)計(jì)圖

FPGA（Field－ProgrammableGateArray），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的...

單片機(jī)，ARM，F(xiàn)PGA，嵌入式這些有什么區(qū)別

學(xué)習(xí)嵌入式需要了解硬件知識(shí)，其中包括單片機(jī)、ARM、FPGA等，不同的硬件有不同的特點(diǎn)，需要了解他們相應(yīng)的特點(diǎn)才有利于操作應(yīng)用。那么單片機(jī)、ARM、FPGA、嵌入式的區(qū)別和特點(diǎn)有哪些呢？單片機(jī)1、受集成度限制，片內(nèi)存儲(chǔ)器容量較小，一般內(nèi)ROM：8KB以下；2、內(nèi)RAM：256KB...

基于ADC08D500的FPGA數(shù)據(jù)采集系統(tǒng)

摘要：為了解決軟件無(wú)線電應(yīng)用中高頻處理信號(hào)的大帶寬信號(hào)采集和處理問(wèn)題，給出了一種在FPGA數(shù)據(jù)采集系統(tǒng)中采用高速A/D轉(zhuǎn)換芯片ADC08D500來(lái)對(duì)寬帶、高頻信號(hào)進(jìn)行實(shí)時(shí)采樣和轉(zhuǎn)換的設(shè)計(jì)方案以及實(shí)驗(yàn)結(jié)果，該方案采用模塊化設(shè)計(jì)，設(shè)計(jì)簡(jiǎn)單，通用性強(qiáng)，可用于高速系統(tǒng)中的實(shí)時(shí)數(shù)據(jù)采集和處理。

小鳥(niǎo)科技借助Xilinx Kintex? FPGA打造高性價(jià)比4K60無(wú)損分布式解決方案-final

賽靈思FPGA平臺(tái)出色的性能和簡(jiǎn)潔易用的 Vivado?開(kāi)發(fā)工具，助力小鳥(niǎo)科技將業(yè)界領(lǐng)先的專業(yè)音視頻解決方案性能提升1.5倍，并提前半年推向市場(chǎng)

FPGA 與 GPU 計(jì)算存儲(chǔ)加速對(duì)比：?jiǎn)挝还男阅芸剂恳蛩?/a>

Microchip推出新型中等帶寬FPGA器件，實(shí)現(xiàn)邊緣計(jì)算系統(tǒng)功率和性能的飛躍

Microchip全新低密度PolarFireò器件靜態(tài)功耗是同類器件的一半，同時(shí)提供全球最小的發(fā)熱區(qū)域

基于NiosII的多串口轉(zhuǎn)發(fā)通信處理機(jī)設(shè)計(jì)

摘要：針對(duì)工業(yè)控制領(lǐng)域中對(duì)多串口通信的需求，采用SOPC技術(shù)并利用FPGA的可編程性，給出了一個(gè)基于NiosII的30路串口數(shù)據(jù)轉(zhuǎn)發(fā)通信處理機(jī)的設(shè)計(jì)方法，同時(shí)定義了相應(yīng)的數(shù)據(jù)通信協(xié)議，從而實(shí)現(xiàn)了30路下位機(jī)與上位機(jī)的串口通信。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)具有相對(duì)較高的可靠性和穩(wěn)定性，并可以根據(jù)實(shí)際需求靈活改變串口個(gè)數(shù)，具有良好的可移植性、易實(shí)現(xiàn)性和靈活性。