FPGA
-
基于FPGA和OV6946的微型3D內(nèi)窺鏡的實現(xiàn)
內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進入體內(nèi)，并對體內(nèi)器官或結(jié)構(gòu)進行直接觀察和對疾病進行診斷的醫(yī)療設(shè)備，一般由光學鏡頭、冷光源、光導纖維、圖像傳感器以及機械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)窺鏡方案，其可以三維成像，提供更好的空間顯示效果，已廣泛應用于外科微創(chuàng)手術(shù)中。
-
基于單片機和FPGA的LED顯示屏設(shè)計
運用單片機和FPGA芯片作為主控制器件 , 單片機接收從PC機上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號和同步的控制信號— 數(shù)據(jù)、時鐘、行同步和面同步 。FPGA芯片接收單片機產(chǎn)生的數(shù)據(jù)和同步信號 ,對數(shù)據(jù)做串并變換 、數(shù)據(jù)存儲 、數(shù)據(jù)選擇 、數(shù)據(jù)輸出等 i 生成LED板的顯示控制信號 ,驅(qū)動LED板顯示數(shù)字 、符 號、文字等信息。
-
ARM-FPGA跨平臺通信：FSPI四線模式高速數(shù)據(jù)傳輸與誤碼率控制
在異構(gòu)計算系統(tǒng)中，ARM與FPGA的協(xié)同工作已成為高性能計算的關(guān)鍵架構(gòu)。本文基于FSPI（Fast Serial Peripheral Interface）四線模式，在150MHz時鐘頻率下實現(xiàn)10.5MB/s的可靠數(shù)據(jù)傳輸，重點分析時鐘極性/相位配置、DMA加速、CRC校驗等核心技術(shù)，并提供完整的Verilog與C代碼實現(xiàn)。
-
國產(chǎn)FPGA工具鏈的高端化路徑：高云半導體IP庫與時序約束引擎突破
在全球FPGA市場被Xilinx（AMD）與Intel壟斷的格局下，國產(chǎn)FPGA廠商高云半導體通過構(gòu)建自主IP核生態(tài)與智能時序約束引擎，走出差異化高端化路徑。本文深入解析高云半導體FPGA工具鏈的兩大核心技術(shù)——全棧IP核庫與AI驅(qū)動的時序約束引擎，揭示其如何通過"軟硬協(xié)同"策略突破14nm/12nm先進制程，在5G通信、AI加速等高端領(lǐng)域?qū)崿F(xiàn)國產(chǎn)替代。實驗數(shù)據(jù)顯示，高云工具鏈使復雜系統(tǒng)設(shè)計效率提升40%，時序收斂速度提高65%，為國產(chǎn)FPGA產(chǎn)業(yè)生態(tài)注入新動能。
-
米爾出席2025安路科技FPGA技術(shù)沙龍
2025年6月12日，由安路科技主辦的2025 FPGA技術(shù)沙龍在南京正式召開，深圳市米爾電子有限公司(簡稱：米爾電子)作為國產(chǎn)FPGA的代表企業(yè)出席此次活動。米爾電子發(fā)表演講，并展出米爾基于安路飛龍派的核心板和解決方案?，F(xiàn)場，米爾與技術(shù)專家及生態(tài)伙伴共聚一堂，探討前沿技術(shù)趨勢，解鎖定制化解決方案，共建開放共贏的FPGA生態(tài)圈!
-
AMD Spartan? UltraScale+? FPGA 開始量產(chǎn)出貨
高 I/O、低功耗及先進的安全功能，適用于成本敏感型邊緣應用
-
如何為特定應用選擇溫度傳感器
本文討論如何為特定應用選擇合適的溫度傳感器。我們將介紹不同類型的溫度傳感器及其優(yōu)缺點。最后，我們將探討遠程和本地檢測技術(shù)的最新進展如何推動科技進步，從而創(chuàng)造出更多更先進的溫度傳感器。
-
Microchip推出成本優(yōu)化的高性能PolarFire? Core FPGA 和 SoC產(chǎn)品
PolarFire Core 器件價格降低30%，同時保留了經(jīng)典 PolarFire系列市場領(lǐng)先的能效、安全性和可靠性
-
村田制作所與Rohde & Schwarz公司聯(lián)合開發(fā)用于測量Digital Envelope Tracking的省電效果的RF系統(tǒng)
株式會社村田制作所(以下簡稱“村田”)與Rohde & Schwarz GmbH & Co. KG(總部：德國慕尼黑，以下簡稱”Rohde & Schwarz公司”)聯(lián)合開發(fā)了RF(Radio Frequency)1系統(tǒng)(以下簡稱“本系統(tǒng)”)，用于測量村田專有的功率控制技術(shù)——Digital ET (Digital Envelope Tracking)2的效果。通過使用本系統(tǒng)，可以高精度地測量5G和6G等的通信設(shè)備中Digital ET的省電效果。
-
喜訊!米爾電子與安路科技達成IDH生態(tài)戰(zhàn)略合作，共筑FPGA創(chuàng)新生態(tài)
? 以芯為基，智創(chuàng)未來。近日，領(lǐng)先的嵌入式模組廠商-米爾電子正式與國產(chǎn)FPGA企業(yè)?安路科技達成IDH生態(tài)戰(zhàn)略合作?。雙方將圍繞安路科技飛龍SALDRAGON系列高性能FPSoC，聯(lián)合開發(fā)核心板、開發(fā)板及行業(yè)解決方案，助力開發(fā)者開發(fā)成功，加速工業(yè)控制、邊緣智能、汽車電子等領(lǐng)域的創(chuàng)新應用落地?。
-
如何使用RPi Pico調(diào)試AMD FPGA AXI設(shè)計
像任何行業(yè)幫助開發(fā)可編程邏輯應用程序一樣，我們使用標準接口來實現(xiàn)重用和簡化設(shè)計。在FPGA開發(fā)中最流行的接口是Arm可擴展接口(AXI)，它為開發(fā)人員提供了一個完整的高性能，如果需要的話，還可以緩存相干存儲器映射總線。
-
醫(yī)療影像實時分割：基于FPGA的UNet模型硬件加速設(shè)計
在醫(yī)療領(lǐng)域，醫(yī)學影像分割技術(shù)是疾病診斷、治療規(guī)劃和手術(shù)導航等關(guān)鍵環(huán)節(jié)的重要支撐。UNet作為一種經(jīng)典的卷積神經(jīng)網(wǎng)絡(luò)架構(gòu)，憑借其編碼器-解碼器結(jié)構(gòu)和跳躍連接設(shè)計，在醫(yī)學影像分割任務(wù)中表現(xiàn)出色。然而，傳統(tǒng)的基于CPU或GPU的軟件實現(xiàn)方式在實時性方面存在不足，難以滿足臨床應用對快速響應的需求。現(xiàn)場可編程門陣列（FPGA）憑借其高度并行性和可重構(gòu)性，成為加速UNet模型推理的潛在解決方案。
-
腦機接口中的高密度神經(jīng)信號采集：微電極陣列與FPGA實時處理
腦機接口（BCI）技術(shù)旨在實現(xiàn)大腦與外部設(shè)備的直接通信，其核心挑戰(zhàn)在于高精度、低延遲的神經(jīng)信號采集與處理。高密度微電極陣列（HDMEA）與現(xiàn)場可編程門陣列（FPGA）的結(jié)合，為突破這一瓶頸提供了技術(shù)路徑。本文從硬件架構(gòu)、信號處理算法及工程實現(xiàn)三個維度，解析該方案的核心原理與實現(xiàn)方法。
-
如何在硬件中進行有效地調(diào)試
當然，我們可以嘗試通過遵循良好的FPGA開發(fā)過程來減少這種情況，從而實現(xiàn)結(jié)構(gòu)化方法。這樣的方法可以完成高質(zhì)量的設(shè)計。通常，該開發(fā)過程將包含幾個不同的階段、過程和審查，以執(zhí)行結(jié)構(gòu)化方法
-
Microchip推出防務(wù)級高可靠性BR235和BR235D系列功率繼電器
該系列25A QPL機電功率繼電器符合MIL-PRF-83536規(guī)范和ISO-9001認證標準
-
Altera Agilex?? 7 M 系列FPGA正式量產(chǎn)，提供行業(yè)領(lǐng)先的內(nèi)存帶寬
經(jīng)優(yōu)化，Agilex?? 7 M系列 FPGA專為 AI與數(shù)據(jù)密集型應用設(shè)計，有效緩解內(nèi)存瓶頸
-
如何在Petalinux 2024.2上啟動Linux并開發(fā)實際應用程序
在ZCU104上部署PetaLinux 2024.2，并提供安裝、引導和自定義應用程序，用于高級嵌入式系統(tǒng)開發(fā)。
-
Microchip PolarFire? SoC FPGA通過AEC-Q100汽車級認證
穩(wěn)健型低功耗方案滿足嚴苛環(huán)境下的汽車可靠性標準
-
利用高精度窗口監(jiān)控器有效提高電源輸出性能
技術(shù)發(fā)展日新月異，為應對功耗和散熱挑戰(zhàn)，改善應用性能，F(xiàn)PGA、處理器、DSP和ASIC等數(shù)字計算器件的內(nèi)核電壓逐漸降低。同時，這也導致內(nèi)核電源容差變得更小，工作電壓范圍變窄。大多數(shù)開關(guān)穩(wěn)壓器并非完美無缺，但內(nèi)核電壓降低的趨勢要求電源供應必須非常精確，以確保電路正常運行1。窗口電壓監(jiān)控器有助于確保器件在適當?shù)膬?nèi)核電壓水平下運行，但閾值精度是使可用電源窗口最大化的重要因素2。
-
解析FPGA跨時鐘域處理方法
只要FPGA設(shè)計中的所有資源不全屬于一個時鐘域，那么就可能存在跨時鐘域問題，因為異步邏輯其實也可以看做一種特殊的跨時鐘域問題。
