FPGA
-
Altera Agilex?? 7 M 系列FPGA正式量產，提供行業(yè)領先的內存帶寬
經優(yōu)化，Agilex?? 7 M系列 FPGA專為 AI與數據密集型應用設計，有效緩解內存瓶頸
-
如何在Petalinux 2024.2上啟動Linux并開發(fā)實際應用程序
在ZCU104上部署PetaLinux 2024.2，并提供安裝、引導和自定義應用程序，用于高級嵌入式系統開發(fā)。
-
Microchip PolarFire? SoC FPGA通過AEC-Q100汽車級認證
穩(wěn)健型低功耗方案滿足嚴苛環(huán)境下的汽車可靠性標準
-
利用高精度窗口監(jiān)控器有效提高電源輸出性能
技術發(fā)展日新月異，為應對功耗和散熱挑戰(zhàn)，改善應用性能，FPGA、處理器、DSP和ASIC等數字計算器件的內核電壓逐漸降低。同時，這也導致內核電源容差變得更小，工作電壓范圍變窄。大多數開關穩(wěn)壓器并非完美無缺，但內核電壓降低的趨勢要求電源供應必須非常精確，以確保電路正常運行1。窗口電壓監(jiān)控器有助于確保器件在適當的內核電壓水平下運行，但閾值精度是使可用電源窗口最大化的重要因素2。
-
解析FPGA跨時鐘域處理方法
只要FPGA設計中的所有資源不全屬于一個時鐘域，那么就可能存在跨時鐘域問題，因為異步邏輯其實也可以看做一種特殊的跨時鐘域問題。
-
FPGA與MCU協同開發(fā)：軟硬件任務劃分與通信優(yōu)化
在現代嵌入式系統設計中，FPGA（現場可編程門陣列）與MCU（微控制器）的協同開發(fā)已成為一種高效且靈活的設計方案。FPGA以其高度并行處理和可重構性，擅長處理高速、復雜的數據運算任務；而MCU則以其低功耗、易編程的特點，擅長處理系統控制任務。通過合理的軟硬件任務劃分與通信優(yōu)化，可以充分發(fā)揮兩者的優(yōu)勢，提升系統整體性能。
-
Andes晶心科技20周年，啟動品牌新篇章，全新 Logo正式亮相
從亞洲到全球領航，Andes晶心科技以RISC-V為核心，重新定義處理器的未來。
-
Altera FPGA突破創(chuàng)新邊界，加速智能邊緣領域發(fā)展
以全新可編程解決方案，助力嵌入式系統實現定制化AI推理、實時計算和低延遲。
-
如何使用FPGA開發(fā)
與傳統的微控制器相比，FPGA(現場可編程門陣列)是獨一無二的，因為它們不執(zhí)行順序指令。相反，它們由一組可配置的邏輯塊組成，這些邏輯塊可以被重新編程以執(zhí)行自定義的數字邏輯功能。這使得FPGA可以并行執(zhí)行多個操作，使其在信號處理、數據處理和實時控制等特定任務中非常高效。
-
在Ubuntu上安裝2024.2版本AMD FPGA工具集的參考指南
在FPGA工具的軟件世界中，用于在FPGA上開發(fā)設計的ide似乎每年都在加速，我在這里使用“加速”是一個雙關語。這就意味著不缺少安裝技巧和技巧。所以我在這里再次使用AMD FPGA工具版本2024.2，因為我在這個安裝過程中發(fā)現了一些新的東西(甚至不要問我專門用于Vivado/Vitis安裝的硬盤空間的絕對數量)。
-
Ceva 與 Arm 和 SynaXG 合作重新定義高能效 5G NR 處理 實現可持續(xù)LEO衛(wèi)星和5G增強版本無線基礎設施
定制化基帶處理解決方案結合Arm Neoverse CPU、Ceva硬件加速5G NR基帶平臺和SynaXG 5G NR RAN專業(yè)技術，效率相比傳統解決方案提高10倍，相比FPGA替代方案提高20倍
-
如何使用Vitis Model Composer從建模到部署生成FPGA IP核
在當今快節(jié)奏的世界中，技術正以前所未有的速度發(fā)展，FPGA設計也不例外。高級工具正在迅速出現，以前所未有的速度加速開發(fā)。傳統上，FPGA設計包括用硬件描述語言(hdl)編寫代碼，并使用合成工具來映射設計。雖然這些傳統方法仍然是必不可少的，但像Vitis Model Composer和HDL Coder這樣的工具已經大大簡化了開發(fā)過程，特別是對于基于sdr和fpga的系統。BAE系統公司的一位高級官員表示：“一位擁有多年VHDL編程經驗的工程師用我們的傳統設計流程手工編寫了一個功能齊全的SDR波形，耗時645小時。另一位經驗有限的工程師使用Simulink和Xilinx System Generator在不到46小時內完成了相同的項目?！?/p>
-
通過使用Basys 3開發(fā)來回顧FPGA設計的基礎知識以及與簡單執(zhí)行器的接口
多年來，在超過100個Hackster項目中，我們研究了一些非常深入和復雜的解決方案，從機器人到視覺處理，創(chuàng)建自己的硬件，當然還有涵蓋數學等概念的項目，以及fpga中的濾波。
-
國產FPGASOC雙目視覺處理系統開發(fā)實例-米爾安路DR1M90開發(fā)板
本系統基于米爾MYC-YM90X核心板構建，基于安路飛龍DR1M90處理器，搭載安路DR1 FPGA SOC 創(chuàng)新型異構計算平臺，充分發(fā)揮其雙核Cortex-A35處理器與可編程邏輯（PL）單元的協同優(yōu)勢。通過AXI4-Stream總線構建的高速數據通道（峰值帶寬可達12.8GB/s），實現ARM與FPGA間的納秒級（ns）延遲交互，較傳統方案提升了3倍的傳輸效率，極大地提升了系統整體性能。
-
FPGA設計需要掌握的幾個重要知識點
現在的FPGA不僅包含以前的LE,RAM也更大更快更靈活，管教IOB也更加的復雜，支持的IO類型也更多，而且內部還集成了一些特殊功能單元。
-
CORDIC IP教程：創(chuàng)建一個NCO的正弦余弦生成
學習如何在Vivado中使用CORDIC IP實現數控振蕩器(NCO) !
-
僅使用與門的BCD到十進制解碼器創(chuàng)建一個電路
這個項目的想法是在我完成數字電子課的一個實驗時產生的。目標是創(chuàng)建一個電路，使用開關將4位二進制數作為輸入，并將其作為等效的十六進制數輸出到七段顯示器上。使用Quartus，我們將邏輯門電路編程到FPGA(現場可編程門陣列)上。
-
國產FPGA SoC芯選擇，米爾安路飛龍核心板重磅發(fā)布
在邊緣智能、物聯網、5G通信和自動駕駛等技術的快速發(fā)展下，FPGA市場需求呈現爆發(fā)式增長。國產FPGA也在這場技術浪潮中嶄露頭角，吸引了廣大行業(yè)人士的關注。 今天，米爾電子基于安路科技最新一代國產工業(yè)級FPGA FPSoC——發(fā)布MYC-YM90X SOM模組及評估板套件。該產品采用安路飛龍DR1M90， 95K LEs 可編程邏輯，片上集成 64位2x Cortex-A35 @1GHz處理器，適用于復雜的實時嵌入式系統應用，支持多種內存接口和豐富的外設端口，滿足多樣化場景需求。
-
量子計算沖擊下的嵌入式系統安全：FPGA在后量子密碼學中的應用
隨著量子計算技術的快速發(fā)展，其對現有加密系統的潛在威脅日益凸顯。傳統的公鑰加密算法，如RSA和ECC，在量子計算機的強大計算能力面前將變得不堪一擊。因此，開發(fā)能夠抵御量子攻擊的后量子密碼學算法成為當務之急。而在嵌入式系統領域，由于資源受限和實時性要求高等特點，后量子密碼學的實現面臨諸多挑戰(zhàn)。不過，現場可編程門陣列（FPGA）技術的出現，為嵌入式系統提供了實現后量子密碼學的有力支持。
-
圖像高斯濾波的原理與FPGA實現思路
在圖像處理領域，高斯濾波是一種廣泛應用的線性平滑濾波技術，其核心目的是消除圖像中的高斯噪聲，提升圖像質量。高斯濾波的基本原理是對圖像中的每個像素應用高斯函數進行加權平均，從而平滑圖像。本文將深入探討圖像高斯濾波的原理，并詳細闡述其在FPGA（Field Programmable Gate Array，現場可編程門陣列）上的實現思路。
