FPGA
-
長(zhǎng)生命周期保障創(chuàng)新，米爾 FPGA SoM產(chǎn)品的優(yōu)勢(shì)
米爾電子作為行業(yè)領(lǐng)先的解決方案供應(yīng)商，致力于打造高可靠性、長(zhǎng)生命周期的FPGA SoM（System on Module）產(chǎn)品，滿足工業(yè)、汽車、醫(yī)療，電力等嚴(yán)苛應(yīng)用領(lǐng)域的需求。
-
重新定義未來的可信根架構(gòu)
企業(yè)環(huán)境的快速數(shù)字化、復(fù)雜網(wǎng)絡(luò)威脅的激增、安全法規(guī)的不斷演變以及量子計(jì)算技術(shù)的崛起，在網(wǎng)絡(luò)安全領(lǐng)域掀起了層層巨浪，行業(yè)對(duì)敏捷性和彈性也提出了更高的要求。為了應(yīng)對(duì)這種情況，企業(yè)必須在網(wǎng)絡(luò)防御和合規(guī)方面保持積極主動(dòng)的態(tài)度。在最新的萊迪思安全研討會(huì)上，萊迪思安全專家與來自AMI和Rambus的合作伙伴共同探討了企業(yè)如何利用先進(jìn)的安全技術(shù)駕馭新的監(jiān)管環(huán)境。討論內(nèi)容包括可信平臺(tái)模塊（TPM）技術(shù)的最新進(jìn)展、使用Caliptra創(chuàng)新推出的測(cè)量信任根（RoTM），以及將這些解決方案無縫集成到現(xiàn)場(chǎng)可編程門陣列（FPGA）技術(shù)實(shí)施中。
-
實(shí)際案例說明用基于FPGA的原型來測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚與熊掌兼得?
本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)(IP)內(nèi)核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。
-
萊迪思宣布開發(fā)者大會(huì)演講嘉賓陣容
中國(guó)上?！?024年10月24日——萊迪思半導(dǎo)體公司(NASDAQ：LSCC)低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布了將于2024年12月10日至11日舉行的萊迪思開發(fā)者大會(huì)的完整議程和演講者陣容。此次線上線下雙渠道盛會(huì)將邀請(qǐng)戴爾、微軟、SICK和Teledyne FLIR等公司的嘉賓做主題演講，萊迪思和其他行業(yè)專家將進(jìn)行小組討論，并展示基于FPGA的強(qiáng)大技術(shù)演示。生態(tài)系統(tǒng)合作伙伴和行業(yè)領(lǐng)導(dǎo)者將共同探討低功耗FPGA解決方案在網(wǎng)絡(luò)邊緣人工智能、安全和先進(jìn)互連方面的尖端技術(shù)和優(yōu)勢(shì)。
-
FPGA實(shí)現(xiàn)串口升級(jí)及MultiBoot：BPI FLASH相關(guān)實(shí)例演示
在現(xiàn)代嵌入式系統(tǒng)設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）的靈活性和可重構(gòu)性使其成為許多應(yīng)用的理想選擇。而在FPGA的開發(fā)和部署過程中，如何實(shí)現(xiàn)遠(yuǎn)程升級(jí)和故障恢復(fù)成為了一個(gè)重要議題。本文將詳細(xì)探討如何通過BPI FLASH實(shí)現(xiàn)FPGA的串口升級(jí)及MultiBoot功能，并提供一個(gè)實(shí)例演示。
-
使用FPGA制作便攜式ADAS系統(tǒng)：技術(shù)探索與實(shí)現(xiàn)
隨著自動(dòng)駕駛技術(shù)的飛速發(fā)展，高級(jí)駕駛輔助系統(tǒng)（ADAS）已成為現(xiàn)代汽車的重要組成部分。ADAS利用先進(jìn)的傳感器、攝像頭和算法，為駕駛員提供重要的道路信息，協(xié)助其避免潛在危險(xiǎn)，提升駕駛安全性。本文將探討如何使用FPGA（現(xiàn)場(chǎng)可編程門陣列）制作一個(gè)便攜式ADAS系統(tǒng)，并附上相關(guān)代碼示例。
-
RTL與HLS強(qiáng)強(qiáng)聯(lián)合：開辟FPGA新開發(fā)之路
在當(dāng)今快速發(fā)展的硬件設(shè)計(jì)領(lǐng)域，現(xiàn)場(chǎng)可編程門陣列（FPGA）以其高度的靈活性和可定制性，成為了眾多應(yīng)用領(lǐng)域的首選。然而，隨著設(shè)計(jì)復(fù)雜性的不斷增加，傳統(tǒng)的寄存器傳輸級(jí)（RTL）設(shè)計(jì)方法逐漸暴露出設(shè)計(jì)周期長(zhǎng)、資源消耗大等問題。為了應(yīng)對(duì)這些挑戰(zhàn)，高層次綜合（HLS）技術(shù)應(yīng)運(yùn)而生，它與RTL的結(jié)合為FPGA的開發(fā)開辟了一條全新的道路。
-
FPGA在汽車電子中的應(yīng)用：ADAS系統(tǒng)的革新力量
隨著汽車電子技術(shù)的飛速發(fā)展，高級(jí)駕駛輔助系統(tǒng)（ADAS）已成為現(xiàn)代汽車不可或缺的一部分。ADAS通過集成多種傳感器、控制器和執(zhí)行器，為駕駛員提供駕駛輔助，提高行車安全性，降低駕駛疲勞，并逐步向自動(dòng)駕駛邁進(jìn)。在這一進(jìn)程中，現(xiàn)場(chǎng)可編程門陣列（FPGA）以其獨(dú)特的優(yōu)勢(shì)，在ADAS系統(tǒng)中發(fā)揮著越來越重要的作用。
-
適用FPGA的小型神經(jīng)網(wǎng)絡(luò)：加速邊緣智能的新篇章
在人工智能（AI）技術(shù)日新月異的今天，神經(jīng)網(wǎng)絡(luò)作為其核心驅(qū)動(dòng)力，正逐步滲透到各個(gè)行業(yè)與領(lǐng)域。然而，傳統(tǒng)的神經(jīng)網(wǎng)絡(luò)模型往往受限于計(jì)算資源和功耗，難以在邊緣設(shè)備上實(shí)現(xiàn)高效運(yùn)行?，F(xiàn)場(chǎng)可編程門陣列（FPGA）作為一種高性能、低功耗的硬件加速器，為小型神經(jīng)網(wǎng)絡(luò)的部署提供了理想的平臺(tái)。本文將深入探討適用于FPGA的小型神經(jīng)網(wǎng)絡(luò)，以及它們?cè)谶吘壷悄軕?yīng)用中的獨(dú)特優(yōu)勢(shì)。
-
FPGA與ASIC：效率差異的深度剖析
在半導(dǎo)體技術(shù)的快速發(fā)展中，現(xiàn)場(chǎng)可編程門陣列（FPGA）和專用集成電路（ASIC）作為兩種重要的硬件平臺(tái)，各自在不同的應(yīng)用領(lǐng)域中發(fā)揮著關(guān)鍵作用。盡管FPGA以其靈活性和可編程性著稱，但在效率方面，它通常低于ASIC。本文將從多個(gè)維度深入探討FPGA與ASIC之間的效率差異，以及這些差異背后的原因。
-
“軟核”硬做：ODrive的FPGA版本探索
在硬件設(shè)計(jì)的廣闊領(lǐng)域中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）以其高度的靈活性和可編程性，成為了眾多創(chuàng)新項(xiàng)目的核心。其中，ODrive作為一個(gè)開源的、高精度的無刷電機(jī)驅(qū)動(dòng)器項(xiàng)目，也迎來了其FPGA版本的誕生。這一版本不僅繼承了ODrive的高性能特性，還通過FPGA的硬件加速能力，進(jìn)一步提升了系統(tǒng)的實(shí)時(shí)性和可靠性。本文將深入探討ODrive FPGA版本的設(shè)計(jì)思路、實(shí)現(xiàn)過程以及關(guān)鍵技術(shù)，并附上部分代碼示例。
-
FPGA的綜合和約束的關(guān)系：優(yōu)化設(shè)計(jì)與性能的關(guān)鍵
在FPGA（現(xiàn)場(chǎng)可編程門陣列）設(shè)計(jì)中，綜合（Synthesis）和約束（Constraints）是兩個(gè)至關(guān)重要的環(huán)節(jié)，它們共同決定了設(shè)計(jì)的最終性能和資源利用率。本文將深入探討FPGA綜合和約束之間的關(guān)系，以及它們?nèi)绾斡绊懺O(shè)計(jì)流程、資源分配、時(shí)序性能和調(diào)試維護(hù)等方面。
-
使用機(jī)器學(xué)習(xí)預(yù)測(cè)FPGA的執(zhí)行時(shí)間與功耗：一種創(chuàng)新的方法
隨著科技的飛速發(fā)展，現(xiàn)場(chǎng)可編程門陣列（FPGA）在高性能計(jì)算、數(shù)據(jù)中心、人工智能等領(lǐng)域的應(yīng)用日益廣泛。然而，F(xiàn)PGA設(shè)計(jì)的復(fù)雜性和功耗問題一直是制約其性能提升的關(guān)鍵因素。近年來，機(jī)器學(xué)習(xí)（ML）技術(shù)的興起為FPGA的執(zhí)行時(shí)間與功耗預(yù)測(cè)提供了新的解決方案。本文將探討如何使用機(jī)器學(xué)習(xí)進(jìn)行FPGA的執(zhí)行時(shí)間與功耗預(yù)測(cè)，并分析其優(yōu)勢(shì)與挑戰(zhàn)。
-
簡(jiǎn)談FPGA比特流結(jié)構(gòu)
在現(xiàn)代電子設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和可配置性而得到廣泛應(yīng)用。FPGA的靈活性主要來源于其內(nèi)部配置存儲(chǔ)器，這些配置信息通常以比特流的形式存儲(chǔ)和加載。本文將深入探討FPGA比特流的結(jié)構(gòu)及其在Vivado開發(fā)環(huán)境中的重要性。
-
YoloV3在FPGA上的量化、編譯與推理
隨著人工智能技術(shù)的快速發(fā)展，目標(biāo)檢測(cè)作為計(jì)算機(jī)視覺領(lǐng)域的重要應(yīng)用，其準(zhǔn)確性和實(shí)時(shí)性要求日益提高。YoloV3（You Only Look Once Version 3）作為一種先進(jìn)的實(shí)時(shí)物體檢測(cè)算法，憑借其高精度和實(shí)時(shí)性能，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出巨大潛力。然而，為了將YoloV3算法部署到資源受限的硬件平臺(tái)上，如FPGA（現(xiàn)場(chǎng)可編程門陣列），需要進(jìn)行一系列的優(yōu)化工作，包括量化、編譯和推理。本文將詳細(xì)介紹YoloV3在FPGA上的量化、編譯與推理過程。
-
MATLAB算法到FPGA的轉(zhuǎn)換：技術(shù)、工具與實(shí)踐
在現(xiàn)代計(jì)算領(lǐng)域中，MATLAB和FPGA是兩種非常重要的工具。MATLAB以其強(qiáng)大的數(shù)學(xué)計(jì)算能力和豐富的工具箱，成為算法設(shè)計(jì)和驗(yàn)證的首選平臺(tái)。而FPGA，作為一種可以被編程來執(zhí)行特定任務(wù)的硬件，具有高度的靈活性和強(qiáng)大的并行處理能力，是實(shí)現(xiàn)高性能計(jì)算的理想選擇。本文將詳細(xì)介紹如何將MATLAB算法轉(zhuǎn)換到FPGA中運(yùn)行，包括使用的技術(shù)、工具以及具體的實(shí)踐步驟，并附上相關(guān)代碼示例。
-
在FPGA上實(shí)現(xiàn)以太網(wǎng)的“低級(jí)”指南
以太網(wǎng)（Ethernet）作為當(dāng)今局域網(wǎng)采用的最通用的局域網(wǎng)標(biāo)準(zhǔn)，具有成本低、通信速率快、抗干擾性強(qiáng)的特點(diǎn)。它規(guī)定了包括物理層的連線、電子信號(hào)和介質(zhì)訪問控制的內(nèi)容，是組成互聯(lián)網(wǎng)的一個(gè)子集。隨著技術(shù)的發(fā)展，以太網(wǎng)不僅在企業(yè)內(nèi)部網(wǎng)絡(luò)中廣泛應(yīng)用，還逐步向公用電信網(wǎng)、城域網(wǎng)甚至廣域網(wǎng)/骨干網(wǎng)領(lǐng)域拓展。本文將詳細(xì)介紹如何在FPGA（現(xiàn)場(chǎng)可編程門陣列）上實(shí)現(xiàn)以太網(wǎng)，涵蓋基本架構(gòu)、接口與時(shí)序、通信協(xié)議等“低級(jí)”細(xì)節(jié)。
-
使用FPGA播放SD卡中的音頻文件
在現(xiàn)代數(shù)字音頻系統(tǒng)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和強(qiáng)大的并行處理能力而被廣泛應(yīng)用。本文將詳細(xì)介紹如何使用FPGA從SD卡中讀取音頻文件并播放的過程，重點(diǎn)涉及硬件選擇、軟件設(shè)計(jì)以及實(shí)現(xiàn)步驟。
-
FPGA啟動(dòng)加載方式——FPGA實(shí)現(xiàn)串口升級(jí)及MultiBoot
在現(xiàn)代電子設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和可重構(gòu)性，成為眾多領(lǐng)域的核心組件。特別是在需要?jiǎng)討B(tài)更新或調(diào)整系統(tǒng)功能的場(chǎng)景中，F(xiàn)PGA的串口升級(jí)和MultiBoot功能顯得尤為重要。本文將深入探討FPGA的啟動(dòng)加載方式，特別是與串口升級(jí)和MultiBoot相關(guān)的內(nèi)容。
-
FPGA技術(shù)之一：DFX實(shí)例精講
在現(xiàn)代電子設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）因其高度的靈活性和可重構(gòu)性，成為眾多領(lǐng)域的核心組件。而在FPGA技術(shù)的不斷發(fā)展中，DFX（Dynamic Function eXchange，動(dòng)態(tài)功能交換）作為一項(xiàng)前沿技術(shù)，正在逐步改變硬件設(shè)計(jì)的格局。本文將深入探討DFX技術(shù)，并通過實(shí)例來詳細(xì)解析其工作原理與應(yīng)用。
