FPGA
-
Microchip借助NVIDIA Holoscan平臺加速實時邊緣AI部署
PolarFire? FPGA 以太網傳感器橋接器為NVIDIA邊緣 AI 平臺提供低功耗多傳感器橋接功能
-
短波接收機模數混合AGC設計
為解決短波通信中衰落帶來的輸入信號起伏不定的問題 ,設計了一種用于短波接收機的模數混合AGC(Automatic Gain Control , 自動增益控制),介紹了AGC的組成和FPGA設計方案。該方法采用自然對數算法 ,通過檢測輸入信號的幅度與門限電平比較 ,輸出控制信號分別控制模擬增益調節(jié)電路和數字增益調節(jié)電路。實際測試表明 ,該AGC電路可以控制較大范圍的射頻輸入信號 ,正確解調并輸出穩(wěn)定的音頻信號 , 同時具有快充慢放功能。
-
AMD 宣布推出第二代 Versal Premium 系列，實現全新系統(tǒng)加速水平，滿足數據密集型工作負載需求
— 以業(yè)界首款采用 CXL 3.1 及 PCIe Gen6 并支持 LPDDR5 的 FPGA 器件擴展第二代 Versal 產品組合，助力快速連接、更高效數據遷移并釋放更多內存—
-
一種集成FPGA和DSP芯粒的異構系統(tǒng)級封裝
一種集成FPGA（現場可編程門陣列）和DSP（數字信號處理器）芯粒的異構系統(tǒng)級封裝（SiP）是一種具有創(chuàng)新性和實用性的技術解決方案。以下是對這種異構系統(tǒng)級封裝的詳細解析：
-
基于FPGA的“俄羅斯方塊”設計
在當今的數字時代，現場可編程門陣列（FPGA）因其靈活性和高性能，被廣泛應用于各種嵌入式系統(tǒng)和游戲開發(fā)中。本文將介紹一個基于FPGA的“俄羅斯方塊”游戲設計，詳細闡述系統(tǒng)架構、模塊劃分及實現原理，并附上部分代碼示例。
-
長生命周期保障創(chuàng)新，米爾 FPGA SoM產品的優(yōu)勢
米爾電子作為行業(yè)領先的解決方案供應商，致力于打造高可靠性、長生命周期的FPGA SoM（System on Module）產品，滿足工業(yè)、汽車、醫(yī)療，電力等嚴苛應用領域的需求。
-
重新定義未來的可信根架構
企業(yè)環(huán)境的快速數字化、復雜網絡威脅的激增、安全法規(guī)的不斷演變以及量子計算技術的崛起，在網絡安全領域掀起了層層巨浪，行業(yè)對敏捷性和彈性也提出了更高的要求。為了應對這種情況，企業(yè)必須在網絡防御和合規(guī)方面保持積極主動的態(tài)度。在最新的萊迪思安全研討會上，萊迪思安全專家與來自AMI和Rambus的合作伙伴共同探討了企業(yè)如何利用先進的安全技術駕馭新的監(jiān)管環(huán)境。討論內容包括可信平臺模塊（TPM）技術的最新進展、使用Caliptra創(chuàng)新推出的測量信任根（RoTM），以及將這些解決方案無縫集成到現場可編程門陣列（FPGA）技術實施中。
-
實際案例說明用基于FPGA的原型來測試、驗證和確認IP——如何做到魚與熊掌兼得?
本系列文章從數字芯片設計項目技術總監(jiān)的角度出發(fā)，介紹了如何將芯片的產品定義與設計和驗證規(guī)劃進行結合，詳細講述了在FPGA上使用硅知識產權(IP)內核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。
-
萊迪思宣布開發(fā)者大會演講嘉賓陣容
中國上?！?024年10月24日——萊迪思半導體公司(NASDAQ：LSCC)低功耗可編程器件的領先供應商，今日宣布了將于2024年12月10日至11日舉行的萊迪思開發(fā)者大會的完整議程和演講者陣容。此次線上線下雙渠道盛會將邀請戴爾、微軟、SICK和Teledyne FLIR等公司的嘉賓做主題演講，萊迪思和其他行業(yè)專家將進行小組討論，并展示基于FPGA的強大技術演示。生態(tài)系統(tǒng)合作伙伴和行業(yè)領導者將共同探討低功耗FPGA解決方案在網絡邊緣人工智能、安全和先進互連方面的尖端技術和優(yōu)勢。
-
FPGA實現串口升級及MultiBoot：BPI FLASH相關實例演示
在現代嵌入式系統(tǒng)設計中，FPGA（現場可編程門陣列）的靈活性和可重構性使其成為許多應用的理想選擇。而在FPGA的開發(fā)和部署過程中，如何實現遠程升級和故障恢復成為了一個重要議題。本文將詳細探討如何通過BPI FLASH實現FPGA的串口升級及MultiBoot功能，并提供一個實例演示。
-
使用FPGA制作便攜式ADAS系統(tǒng)：技術探索與實現
隨著自動駕駛技術的飛速發(fā)展，高級駕駛輔助系統(tǒng)（ADAS）已成為現代汽車的重要組成部分。ADAS利用先進的傳感器、攝像頭和算法，為駕駛員提供重要的道路信息，協(xié)助其避免潛在危險，提升駕駛安全性。本文將探討如何使用FPGA（現場可編程門陣列）制作一個便攜式ADAS系統(tǒng)，并附上相關代碼示例。
-
RTL與HLS強強聯(lián)合：開辟FPGA新開發(fā)之路
在當今快速發(fā)展的硬件設計領域，現場可編程門陣列（FPGA）以其高度的靈活性和可定制性，成為了眾多應用領域的首選。然而，隨著設計復雜性的不斷增加，傳統(tǒng)的寄存器傳輸級（RTL）設計方法逐漸暴露出設計周期長、資源消耗大等問題。為了應對這些挑戰(zhàn)，高層次綜合（HLS）技術應運而生，它與RTL的結合為FPGA的開發(fā)開辟了一條全新的道路。
-
FPGA在汽車電子中的應用：ADAS系統(tǒng)的革新力量
隨著汽車電子技術的飛速發(fā)展，高級駕駛輔助系統(tǒng)（ADAS）已成為現代汽車不可或缺的一部分。ADAS通過集成多種傳感器、控制器和執(zhí)行器，為駕駛員提供駕駛輔助，提高行車安全性，降低駕駛疲勞，并逐步向自動駕駛邁進。在這一進程中，現場可編程門陣列（FPGA）以其獨特的優(yōu)勢，在ADAS系統(tǒng)中發(fā)揮著越來越重要的作用。
-
適用FPGA的小型神經網絡：加速邊緣智能的新篇章
在人工智能（AI）技術日新月異的今天，神經網絡作為其核心驅動力，正逐步滲透到各個行業(yè)與領域。然而，傳統(tǒng)的神經網絡模型往往受限于計算資源和功耗，難以在邊緣設備上實現高效運行。現場可編程門陣列（FPGA）作為一種高性能、低功耗的硬件加速器，為小型神經網絡的部署提供了理想的平臺。本文將深入探討適用于FPGA的小型神經網絡，以及它們在邊緣智能應用中的獨特優(yōu)勢。
-
FPGA與ASIC：效率差異的深度剖析
在半導體技術的快速發(fā)展中，現場可編程門陣列（FPGA）和專用集成電路（ASIC）作為兩種重要的硬件平臺，各自在不同的應用領域中發(fā)揮著關鍵作用。盡管FPGA以其靈活性和可編程性著稱，但在效率方面，它通常低于ASIC。本文將從多個維度深入探討FPGA與ASIC之間的效率差異，以及這些差異背后的原因。
-
“軟核”硬做：ODrive的FPGA版本探索
在硬件設計的廣闊領域中，FPGA（現場可編程門陣列）以其高度的靈活性和可編程性，成為了眾多創(chuàng)新項目的核心。其中，ODrive作為一個開源的、高精度的無刷電機驅動器項目，也迎來了其FPGA版本的誕生。這一版本不僅繼承了ODrive的高性能特性，還通過FPGA的硬件加速能力，進一步提升了系統(tǒng)的實時性和可靠性。本文將深入探討ODrive FPGA版本的設計思路、實現過程以及關鍵技術，并附上部分代碼示例。
-
FPGA的綜合和約束的關系：優(yōu)化設計與性能的關鍵
在FPGA（現場可編程門陣列）設計中，綜合（Synthesis）和約束（Constraints）是兩個至關重要的環(huán)節(jié)，它們共同決定了設計的最終性能和資源利用率。本文將深入探討FPGA綜合和約束之間的關系，以及它們如何影響設計流程、資源分配、時序性能和調試維護等方面。
-
使用機器學習預測FPGA的執(zhí)行時間與功耗：一種創(chuàng)新的方法
隨著科技的飛速發(fā)展，現場可編程門陣列（FPGA）在高性能計算、數據中心、人工智能等領域的應用日益廣泛。然而，FPGA設計的復雜性和功耗問題一直是制約其性能提升的關鍵因素。近年來，機器學習（ML）技術的興起為FPGA的執(zhí)行時間與功耗預測提供了新的解決方案。本文將探討如何使用機器學習進行FPGA的執(zhí)行時間與功耗預測，并分析其優(yōu)勢與挑戰(zhàn)。
-
簡談FPGA比特流結構
在現代電子設計中，FPGA（現場可編程門陣列）因其高度的靈活性和可配置性而得到廣泛應用。FPGA的靈活性主要來源于其內部配置存儲器，這些配置信息通常以比特流的形式存儲和加載。本文將深入探討FPGA比特流的結構及其在Vivado開發(fā)環(huán)境中的重要性。
-
YoloV3在FPGA上的量化、編譯與推理
隨著人工智能技術的快速發(fā)展，目標檢測作為計算機視覺領域的重要應用，其準確性和實時性要求日益提高。YoloV3（You Only Look Once Version 3）作為一種先進的實時物體檢測算法，憑借其高精度和實時性能，在眾多應用場景中展現出巨大潛力。然而，為了將YoloV3算法部署到資源受限的硬件平臺上，如FPGA（現場可編程門陣列），需要進行一系列的優(yōu)化工作，包括量化、編譯和推理。本文將詳細介紹YoloV3在FPGA上的量化、編譯與推理過程。
