電子技術(shù)解密：簡(jiǎn)化FPGA電源設(shè)計(jì)方案

　　FPGA即現(xiàn)場(chǎng)可編程門(mén)陣列，它是一種多電源需求的芯片，在電子技術(shù)設(shè)計(jì)中常見(jiàn)電子芯片，那么在對(duì)其供電的時(shí)候肯定對(duì)電源設(shè)計(jì)的要求也是嚴(yán)格的，多電源設(shè)計(jì)是復(fù)雜的，我們

利用FPGA解決手持設(shè)備MPU功耗問(wèn)題

　　消費(fèi)類(lèi)手持設(shè)備市場(chǎng)正呈跳躍式發(fā)展。便攜式產(chǎn)品處理能力不斷增加，所支持的應(yīng)用越來(lái)越多；產(chǎn)品更新?lián)Q代速度加快，新產(chǎn)品必須滿(mǎn)足上市時(shí)間要求，以便獲得最大的市場(chǎng)機(jī)會(huì)

英特爾推出 FPGA PAC N3000 特殊網(wǎng)卡，讓客戶(hù)輕松向5G過(guò)渡！

在上周的移動(dòng)世界大會(huì)（MWC 2019）期間，英特爾推出了一款名叫 FPGA PAC N3000 的特殊網(wǎng)卡。作為該公司近幾年的一項(xiàng)業(yè)務(wù)重心，它為供應(yīng)商和潛在的客戶(hù)帶來(lái)了一些有趣的機(jī)遇。據(jù)悉，這一直接

采用ARM和單片機(jī)的CPLD/FPGA高速數(shù)據(jù)處理系統(tǒng)

傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過(guò)PCI總線(xiàn)完成數(shù)據(jù)的傳輸。其缺點(diǎn)是數(shù)學(xué)運(yùn)算能力差;受限于計(jì)算機(jī)插槽數(shù)量和中斷資源;不便于連接與安裝;易受機(jī)箱內(nèi)電磁環(huán)境的

FPGA器件在物聯(lián)網(wǎng)應(yīng)用程序中發(fā)展

隨著物聯(lián)網(wǎng)應(yīng)用程序的采用勢(shì)頭越來(lái)越大，嵌入式開(kāi)發(fā)社區(qū)面臨的壓力也越來(lái)越大，以便兼顧每種設(shè)計(jì)的可用計(jì)算資源，延遲，成本和大小。由于其實(shí)時(shí)性，對(duì)云連接的關(guān)注也被視為

支持 400G 以太網(wǎng)，英特爾宣布首款 58Gbps FPGA 收發(fā)器開(kāi)始批量生產(chǎn)

英特爾® Stratix® 10 TX FPGA 提供多達(dá) 144 個(gè)收發(fā)器通道和 1 到 58 Gbps 的串行數(shù)據(jù)速率，可推動(dòng)網(wǎng)絡(luò)、網(wǎng)絡(luò)功能虛擬化 (NFV) 和光傳輸解決方案的未來(lái)發(fā)展。這一組合提供了比現(xiàn)有 FPGA 更高的總帶寬，支持系統(tǒng)架構(gòu)擴(kuò)展到 100Gb、200Gb 和 400Gb 傳輸速度。

基于FPGA的指紋識(shí)別系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

FPGA的GTP信號(hào)PCB布線(xiàn)要點(diǎn)

千兆位級(jí)串行I/O技術(shù)有著極其出色的優(yōu)越性能，但這些優(yōu)越的性能是需要條件來(lái)保證的，即優(yōu)秀的信號(hào)完整性。例如，有個(gè)供應(yīng)商報(bào)告說(shuō)，他們第一次試圖將高速、千兆位級(jí)串行設(shè)計(jì)

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

亞科鴻禹全面展示中國(guó)首片820萬(wàn)門(mén)FPGA

無(wú)線(xiàn)設(shè)備中的可編程電池充電技術(shù)

　　正是用戶(hù)手指底下無(wú)數(shù)個(gè)看不見(jiàn)的可編程器件使得手持設(shè)備變得如此便利和有趣。這些手持設(shè)備配備的電池容量足可以滿(mǎn)足在一個(gè)小孩的注意力集中的時(shí)間段或一個(gè)工作日的使用

利用FPGA Editor修改ChipScope Pro Core的信號(hào)輸出

基于動(dòng)態(tài)可重構(gòu)FPGA的容錯(cuò)技術(shù)研究

基于FPGA 和PCI 的高精度測(cè)速板卡的設(shè)計(jì)與實(shí)現(xiàn)

FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類(lèi)型時(shí)鐘：全局時(shí)

FPGA：65nm器件上量低功耗市場(chǎng)興起

基于FPGA技術(shù)的新型高速圖像采集

基于FPGA+DSP的雷達(dá)信號(hào)處理模塊的設(shè)計(jì)

基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

基于FPGA的HD-SDI下變換的研究與設(shè)計(jì)