如何在SoC設計中加入低開銷、低功耗的音頻處理功能

如果你打算設計一個包含數(shù)字音頻的SoC系統(tǒng)，或者正在進行這樣一個項目，那么花幾分鐘時間閱讀本文可以幫助你在各種技術參數(shù)之間做出更好的平衡，避免設計方向出現(xiàn)偏差，提高流片的成功率，從而節(jié)省數(shù)周的開發(fā)時間。我們將為你逐一分析設計備選方案，評估中的關鍵因素以及由此做出的決策。

如何在SoC設計中加入低開銷、低功耗的音頻處理功能

如果你打算設計一個包含數(shù)字音頻的SoC系統(tǒng)，或者正在進行這樣一個項目，那么花幾分鐘時間閱讀本文可以幫助你在各種技術參數(shù)之間做出更好的平衡，避免設計方向出現(xiàn)偏差，提高流片的成功率，從而節(jié)省數(shù)周的開發(fā)時間。我們將為你逐一分析設計備選方案，評估中的關鍵因素以及由此做出的決策。

如何在SoC設計中加入低開銷、低功耗的音頻處理功能

如果你打算設計一個包含數(shù)字音頻的SoC系統(tǒng)，或者正在進行這樣一個項目，那么花幾分鐘時間閱讀本文可以幫助你在各種技術參數(shù)之間做出更好的平衡，避免設計方向出現(xiàn)偏差，提高流片的成功率，從而節(jié)省數(shù)周的開發(fā)時間。我們將為你逐一分析設計備選方案，評估中的關鍵因素以及由此做出的決策。

SoC設計：復雜性為驗證提出更高要求

由于片上系統(tǒng)(SoC)設計變得越來越復雜，驗證面臨著巨大的挑戰(zhàn)。大型團隊不斷利用更多資源來尋求最高效的方法，從而將新的方法學與驗證整合在一起，并最終將設計與驗證整合在一起。雖然我們知道實現(xiàn)驗證計劃幾乎占

芯原向國家集成電路設計深圳產(chǎn)業(yè)化基地提供ZSP200及ZSP400技術授權

ASIC設計代工廠與半導體IP供應商芯原股份有限公司對外宣布：芯原與國家集成電路設計深圳產(chǎn)業(yè)化基地（SZICC）合作，向其授權芯原ZSP200及ZSP400技術，并通過SZICC提供給其授權客戶使用。 根據(jù)協(xié)議，芯原將提供ZSP200/

IP核：中國芯片設計業(yè)的機遇

利用商業(yè)化IP來設計大規(guī)模的復雜系統(tǒng)是中國芯片設計業(yè)實現(xiàn)跨越式發(fā)展的一種機遇。 利用商業(yè)化IP(硅知識產(chǎn)權)來設計大規(guī)模的復雜系統(tǒng)是中國芯片設計業(yè)實現(xiàn)跨越式發(fā)展的一種機遇。原因有四點。 第一，IP核交易成為IC設

Broadcom繼續(xù)授權MIPS使用其針對下一代產(chǎn)品的內核

MIPS科技宣布Broadcom公司繼續(xù)與其合作，共同推動Broadcom現(xiàn)有以及未來SoC設計。Broadcom是最早使用MIPS32和MIPS64架構和MIPS內核的公司之一。該公司已授權使用全部MIPS32處理器內核，用來支持其商業(yè)、服務提供商以及

Tensilica面向SoC設計工程師出版參考性書籍

點亮SoC設計靈感，Tensilica將亮相IC China2006

探討處理器內核IP產(chǎn)業(yè)方向 可配置處理器供應商Tensilica公司日前宣布將參加第四屆中國國際集成電路產(chǎn)業(yè)展覽暨研討會IC China 2006。 Tensilica參加IC China這一業(yè)界盛會，旨在展示其專利性針對SoC應用而設

點亮Soc設計靈感 Tensilica將亮相IC China

點亮Soc設計靈感 Tensilica將亮相IC China

點亮Soc設計靈感 Tensilica將亮相IC China

中國和印度IC設計業(yè)發(fā)展模式探討：SoC對決IP？

為了提升產(chǎn)業(yè)競爭力，無論是作為“世界硬件工廠”的中國，還是作為“世界軟件工廠”的印度，都在大力發(fā)IC設計產(chǎn)業(yè)。由于下游電子產(chǎn)業(yè)發(fā)展模式不同，兩國可能再次走上不同的發(fā)展道路。對于中國IC設計業(yè)來說，由于下游

第一本可配置處理器專著中文版近日面世

第一本可配置處理器專著中文版近日面世

Sidense攜手臺聯(lián)電向SoC設計公司提供OTP產(chǎn)品系列

聯(lián)華電子(UMC)與加拿大Sidense日前共同宣布，Sidense的嵌入式OTP(One-Time-Programmable)核心1T-fuse產(chǎn)品系列預計送交聯(lián)電IP Alliance Program，采用90納米及65納米工藝驗證，并提供給系統(tǒng)級芯片(SoC)設計公司使用。