賽靈思公司（Xilinx）宣布推出可編程行業(yè)唯一 SoC 增強(qiáng)型設(shè)計(jì)套件Vivado設(shè)計(jì)套件 的2014.3版本、SDK 和最新 UltraFast 嵌入式設(shè)計(jì)方法指南，為 Zynq-7000 All Programmable SoC 的生產(chǎn)力帶來重大突破。伴隨此款最新版Vivado 設(shè)計(jì)套件推出的還包括其內(nèi)含的 Vivado 高層次綜合（HLS）和IP集成器的增強(qiáng)功能，以及最新性能監(jiān)控與可視化功能。實(shí)踐證明，這些加強(qiáng)功能與最新 UltraFast 嵌入式設(shè)計(jì)方法指南相結(jié)合，可將生產(chǎn)力提升10倍以上。

加速實(shí)現(xiàn)和驗(yàn)證：Vivado HLS 增強(qiáng)了從 C 語言綜合的質(zhì)量結(jié)果（QoR，Quality-of-Results）和 AMBA AXI-4接口的自動(dòng)推理功能，從而加速了集成的時(shí)間并提升了集成質(zhì)量。利用 Vivado HLS，可以直接根據(jù) C 算法規(guī)格描述創(chuàng)建和驗(yàn)證 IP，不僅可以快速實(shí)現(xiàn)可與手動(dòng)編碼 RTL 媲美的設(shè)計(jì)，而且驗(yàn)證速度比 RTL 仿真快好幾個(gè)數(shù)量級(jí)。Vivado HLS 現(xiàn)已得到逾千名設(shè)計(jì)人員的廣泛采用，其還可支持不斷發(fā)展壯大的硬件實(shí)現(xiàn)式軟件庫生態(tài)系統(tǒng)。增強(qiáng)型 Vivado 設(shè)計(jì)套件2014.3可支持超過40項(xiàng) OpenCV 函數(shù)，現(xiàn)由 賽靈思創(chuàng)投公司 和聯(lián)盟合作伙伴 Auviz Systems 公司 提供。

加速集成：Vivado IPI 的增強(qiáng)功能包括：新增數(shù)據(jù)流和存儲(chǔ)器映射 AXI 互聯(lián)之間的自動(dòng)連接功能，可促進(jìn)并簡化IP在 Zynq SoC 系統(tǒng)中的集成。而 Vivado IPI 的另一項(xiàng)新增功能是一項(xiàng)針對賽靈思高級(jí)聯(lián)盟合作伙伴 IP 的按鍵式 IP 評估要求。賽靈思 Vivado 設(shè)計(jì)套件2014.3新增了 Xylon? logicBRICKS? 評估 IP 核，而在未來版本中將擴(kuò)大和加入其他聯(lián)盟計(jì)劃成員的 IP。全新的 logicBRICKS IP 可快速評估有效的圖像和視頻處理 IP，并可進(jìn)一步豐富 Vivado IP 目錄。

加速系統(tǒng)設(shè)計(jì)和軟件開發(fā)：賽靈思還擴(kuò)展了其軟件開發(fā)套件（SDK）功能，新增系統(tǒng)儀表與性能可視化功能，以便快速發(fā)現(xiàn)系統(tǒng)性能瓶頸，并運(yùn)行假設(shè)情景流程。賽靈思 SDK 2014.3版提供可在 FPGA 架構(gòu)上運(yùn)行的可配置 AXI 流量生成器，讓設(shè)計(jì)人員在開發(fā)周期的早期階段就可以提早進(jìn)行嵌入式軟件開發(fā)。

UltraFast嵌入式設(shè)計(jì)方法指南：為了進(jìn)一步補(bǔ)充和完善 Vivado 的 UltraFast 設(shè)計(jì)方法，賽靈思還推出了最新 UltraFast 嵌入式設(shè)計(jì)方法指南（UG1046）。該最新指南為包括系統(tǒng)架構(gòu)師、軟件工程師和硬件工程師等在內(nèi)的設(shè)計(jì)團(tuán)隊(duì)提供了利用 Zynq All Programmable SoC 進(jìn)行嵌入式系統(tǒng)設(shè)計(jì)的最佳實(shí)踐，從而借助 Zynq All Programmable SoC 實(shí)現(xiàn)可預(yù)見的成功并提升其嵌入式系統(tǒng)的生產(chǎn)力。