體偏置技術(shù)并非什么新鮮玩意，40nm節(jié)點以前，體硅產(chǎn)品上也曾使用這項技術(shù)來控制漏電或提升性能，但40nm之后，體偏置技術(shù)在體硅產(chǎn)品上逐漸失去效用，而FD-SOI則不存在這方面的問題，因此借著FD-SOI的風(fēng)潮，體偏置技術(shù)又被人們重新推到前臺。類似于過去的體偏置技術(shù)，F(xiàn)D-SOI支持反向/正向體偏置（RBB/FBB），當(dāng)需要提升器件性能，增加開關(guān)速度時，可以采用FBB，增加體偏置電壓，代價是稍微增加器件的漏電水平；當(dāng)不需要器件工作在高性能模式下時，可以采用RBB，降低體偏置電壓從而降低器件的漏電水平。

不過FD-SOI也有三個弱點：成本，生態(tài)系統(tǒng)和采用率。多年以來，F(xiàn)D-SOI一直鮮有代工廠商問津，Intel，臺積電，聯(lián)電和其它一些代工商從未涉足FD-SOI領(lǐng)域，他們認(rèn)為體硅技術(shù)完全可以在較低的成本水平上實現(xiàn)高性能表現(xiàn)。舉例而言，一片SOI晶圓片的售價在370到400美元之間，而普通晶圓售價僅100-120美元。

不過FD-SOI產(chǎn)品的光掩模數(shù)量確實相對較少，這補償了其高昂的晶圓片價格。根據(jù)IBS的數(shù)據(jù)，F(xiàn)D-SOI產(chǎn)品的光掩模數(shù)量通常在22-24片，而體硅則需要27-29片。

除此以外，F(xiàn)D-SOI陣營也正在仰頭趕上?！毕啾?2nm體硅HKMG器件，F(xiàn)D-SOI器件的成本增加在5%以內(nèi)，而功耗方面則相對提升了30%-50%，這對可穿戴設(shè)備以及物聯(lián)網(wǎng)用設(shè)備是很重要的優(yōu)勢?！?/p>

然而，EDA工具/IP工具則可以說是FD-SOI陣營的短板。Jones介紹說：”目前22nm FD-SOI的IP生態(tài)圈還在成長中，相比之下22nm體硅的IP生態(tài)系統(tǒng)要成熟得多?！斑@種情況正在逐步好轉(zhuǎn)中，據(jù)悉Cadence, Mentor 以及 Synopsys這樣的大廠的多款22nm FD-SOI用EDA工具已經(jīng)在認(rèn)證過程中。

Mentor公司CEO Wally Rhines表示：”FD-SOI在RF器件方面具備獨特的優(yōu)勢，這是其它技術(shù)難以匹敵的優(yōu)勢?！?/p>

FD-SOI還有其它的優(yōu)勢。Rhines介紹說：”雖然finFET的漏電量接近于零，但仍需要解決動態(tài)功耗的問題。而FD-SOI的優(yōu)勢之一就是對動態(tài)功耗的控制。如果你能將電壓從1.0降低到0.6V，那么功耗可以降低65%。而FD-SOI器件則可以根據(jù)情況動態(tài)調(diào)整器件的功耗?！?/p>

其它選項

去年，Intel推出了其22nm finFET產(chǎn)品的低功耗版本.不過此后他們幾乎沒有對這款產(chǎn)品進(jìn)行太多的宣傳。不過在即將開幕的IEDM大會上，Intel計劃展示一篇有關(guān)其22nm嵌入式MRAM的文章。

以上這些就是目前22nm戰(zhàn)線上的熱鬧景象，不過目前相關(guān)的市場規(guī)模能發(fā)展到多大，哪一種產(chǎn)品將執(zhí)牛耳則還沒有定論?，F(xiàn)在要估計22nm產(chǎn)品會大紅大紫還是門庭冷落還為時過早。每項技術(shù)都有其用武之地，只不過有些技術(shù)更容易吸引人們的注意而已。