2011年4月12日，Xilinx公司在京展示了已經開始出貨的全球第一批Kintex-7 325T FPGA樣片和評估板。包括Kintex-7在內，通過在能效、性能/容量以及性價比方面的突破創(chuàng)新，Xilinx 28nm的7系列產品提供了前所未有的可擴展性和生產力，擴展了賽靈思的目標設計平臺戰(zhàn)略，并讓可編程邏輯擴展到更廣闊的用戶群體、終端市場和應用。

圖：Kintex-7評估板

據(jù)介紹，隨著首批Kintex-7 FPGA發(fā)往客戶，Xilinx同時也推出了業(yè)界第一款28nm目標設計平臺，包含Kintex-7 K325T FPGA、ISE 開發(fā)工具、AXI 4兼容IP以及一個在Kintex-7 FPGA KC705 評估板上運行的基準目標參考設計的初始版本。Xilinx高級副總裁表示，通過兼容行業(yè)標準，7系列即插即用的IP讓工程師的開發(fā)過程更快。以AXI 4為例，嵌入式平臺目標參考設計轉化為AXI 4標準后，帶寬比前代目標參考設計提高兩倍。這一標準已得到業(yè)界領先的35家OEM廠商、EDA以及包括Xilinx在內的半導體廠商的支持。

在備受關注的功耗特性方面，相比前一代Virtex-6，Kintex-7功耗降低了將近一半。湯立人表示：“7 系列產品出色的功耗表現(xiàn)得益于Xilinx與代工廠TSMC緊密且深入的合作。”

圖：Kintex-7的功耗更低

與以往采用代工廠的成熟制程技術不同，為了有效控制28nm工藝節(jié)點的漏電，Xilinx與TSMC合作，針對7 系列產品對其最新的高K金屬柵極（HKMG）工藝進行了優(yōu)化，共同開發(fā)出創(chuàng)新的高性能低功耗（HPL）工藝。HPL工藝的采用不僅在縮小幾何尺寸的同時提高了容量和系統(tǒng)性能，也顯著降低了28nm器件的靜態(tài)功耗。據(jù)了解，在7系列成功推出后，HPL工藝已被數(shù)家公司采用。

2010年12月Altera發(fā)布了面向28nm系列產品的工藝技術策略。Altera將在其28nm系列產品中采用兩種不同的工藝技術——高端FPGA系列選用TSMC 28nm高性能（HP）工藝，低功耗（LP）工藝技術用于生產低成本和中端系列產品。

Xilinx在高端的Virtex-7產品上為什么不采用TSMC現(xiàn)有的高性能（HP）28nm工藝呢？湯立人將兩種工藝進行了對比，與采用HP工藝實現(xiàn)增量時鐘加速相比，采用HPL的7系列產品靜態(tài)功耗和整體功耗分別降低了50%和30%。與功耗的大幅度增加相比，采用HP工藝對性能的提升顯得微不足道，反而將迫使工程師在設計中把許多精力放在功耗和散熱問題上。他們可能需要在最終的系統(tǒng)中采用復雜的散熱裝置，甚至于風扇或者水冷系統(tǒng)以及相關的供電線路，從而造成額外的系統(tǒng)成本。

此外，7系列面向高端應用的Virtex-7部分器件還將采用與TSMC共同開發(fā)的堆疊硅片互連技術。這一創(chuàng)新技術充分利用無所不在的圖像傳感器微焊點技術，硅直通孔采用大節(jié)距、低密度技術有助于提高工藝性，其不帶晶體管的無源硅插技術（65nm）不但能夠實現(xiàn)高可靠性，而且不會造成性能的下降。

圖：堆疊硅片互連技術

湯立人透露，容量高達200萬個邏輯單元的Virtex-7 2000T將成為首個使用堆疊硅片互連技術的器件。這項新技術在研發(fā)過程中經過了多次改進和驗證，已將風險性降至最低。此外，在28nm之后的工藝節(jié)點，存儲和模擬部分將更難實現(xiàn)，因此采用這類堆疊的方式將成為提高良率、優(yōu)化成本的有效途徑之一。

據(jù)了解，Virtex-7 FPGA 485T和容量高達200萬個邏輯單元的2000T樣片將分別在今年的8月份和11月份開始發(fā)貨，Artix-7 FPGA樣片將會在2012年第1季度開始發(fā)貨。得益于業(yè)經驗證的平臺和統(tǒng)一架構，7系列的上市速度更快，產品也更為豐富。

圖：Xilinx產品上市計劃

展望未來，Xilinx仍將聯(lián)合整個生態(tài)系統(tǒng)和產業(yè)鏈，開發(fā)更高性能、更低成本、更快上市的產品?？梢灶A見，高集成度和面向應用將是Xilinx下一代產品的特色。在軟件編程方面，希望通過收購AUTOESL設計公司，Xilinx能加速FPGA設計由組件級的HDL語言上升到C、C++和MATLAB等系統(tǒng)級語言，顯著降低FPGA的設計門檻。