“我們在一年前提出了愿景，將采用堆疊硅片技術(shù)讓FPGA產(chǎn)品超越摩爾定律?，F(xiàn)在我們做到了這一點。我們今天正式推出采用2.5D IC堆疊技術(shù)的Virtex®-7 2000T FPGA，這是利用68 億個晶體管打造的世界容量最大的可編程邏輯器件，為客戶提供了無與倫比的200 萬個邏輯單元，相當(dāng)于 2,000 萬個 ASIC 門，完全實現(xiàn)了我們一年前的承諾。”賽靈思全球高級副總裁亞太地區(qū)執(zhí)行總裁湯立人在Virtex-7 2000T產(chǎn)品發(fā)布會上興奮的向媒體宣布。

賽靈思全球高級副總裁亞太地區(qū)執(zhí)行總裁湯立人（中）

據(jù)介紹，Virtex-7 2000T不僅僅是在容量上有了突破性的進(jìn)展，更重要的是在節(jié)約客戶開發(fā)時間上有著獨特的優(yōu)勢?？蛻衾觅愳`思 Virtex-7 2000T FPGA可以替代大容量ASIC，在總體投入成本相當(dāng)?shù)那闆r下， 把開發(fā)時間縮短2/3；同時還可以創(chuàng)建集成系統(tǒng)，提高系統(tǒng)帶寬，并因為避免了I / O互連而大幅降低功耗。此外還可以用于加速先進(jìn)ASIC系統(tǒng)的原型設(shè)計和模擬仿真。

這些新的特性對于需要快速推出產(chǎn)品的廠商將有巨大的幫助，記者了解到，許多通信廠商都對這款芯片非常感興趣，已經(jīng)向賽靈思訂購了樣片進(jìn)行測試。

把FPGA推進(jìn)到2.5D時代

Virtex-7 2000T能夠?qū)崿F(xiàn)突破性的容量，關(guān)鍵在于采用了2.5D IC堆疊技術(shù)。

Virtex-7 2000T 堆疊技術(shù)展示

對于2.5D技術(shù)，可能很多人都比較陌生。

湯立人介紹說：“這是業(yè)界最近提出的新概念。目前新的定義認(rèn)為3D技術(shù)是把主動芯片器件堆疊在一起的技術(shù)，而2.5D是把主動芯片器件和被動芯片器件堆疊在一起的技術(shù)。我們的Virtex-7 2000T就是采用了無源的中介層。”

2.5D技術(shù)應(yīng)該是FPGA產(chǎn)品發(fā)展中的一個重要節(jié)點。目前3D芯片技術(shù)還有許多瓶頸需要跨越，比如熱應(yīng)力問題、散熱問題等在短時間內(nèi)都是難以突破的障礙。目前市場上已經(jīng)出現(xiàn)的3D芯片主要是存儲芯片，存儲芯片設(shè)計相對簡單。

“我們認(rèn)為3D的FPGA芯片出現(xiàn)可能至少還需要兩到三年時間。”湯立人表示。

記者了解到，目前一些其他的主流FPGA廠商也有了采用相應(yīng)技術(shù)的FPGA產(chǎn)品計劃。由此可見，2.5D技術(shù)將在未來較長的時間內(nèi)引領(lǐng)FPGA的發(fā)展。

對ASIC發(fā)起新挑戰(zhàn)

得益于在容量上的快速提升，F(xiàn)PGA也對ASIC芯片發(fā)起了新的挑戰(zhàn)。

目前隨著芯片制造工藝向著28nm方向發(fā)展，ASIC芯片NRE費用也在飛速提升之中，高達(dá)5000萬美元。而 ASIC 修改則可能將成本再提升近一半。因此，除非面向最穩(wěn)定的大批量市場應(yīng)用，否則 ASIC 和 ASSP 的設(shè)計只會越來越少被采用。

更不用說，F(xiàn)PGA在產(chǎn)品設(shè)計開發(fā)速度上既有的優(yōu)勢是ASIC難以媲美的。此消彼長，F(xiàn)PGA更具發(fā)展?jié)摿Α?/p>

這樣ASIC留下的市場空缺，很大程度上將會被FPGA填補。