1.前言

得益于無(wú)線連接和人機(jī)界面的突破，下一代智能電器變得越來(lái)越智能。具有高度集成圖形加速器的處理器（如 Sitara? AM335x 處理器）可以幫助我們實(shí)現(xiàn)更好的觸摸界面、更大的屏幕和更高分辨率的高清攝像頭。具有速度高達(dá) 1GHz 的 Arm® 或數(shù)字信號(hào)處理器 (DSP) 內(nèi)核的處理器可以幫助我們集成多個(gè)傳感器、語(yǔ)音識(shí)別和家庭自動(dòng)化。具有無(wú)線連接功能的處理器可以幫助我們通過(guò)物聯(lián)網(wǎng) (IoT) 實(shí)現(xiàn)設(shè)備或云之間的交互連接。

通常，處理器或數(shù)字設(shè)備需要不同的電源電壓，在電路板上以正確的電源順序混合在一起。電源電壓以不正確的電源順序打開或關(guān)閉會(huì)導(dǎo)致可靠性問(wèn)題，例如特性退化、浪涌電流和閉鎖條件。以正確的加電/斷電順序?yàn)樘幚砥鞴╇娛且豁?xiàng)挑戰(zhàn)，需要設(shè)計(jì)一種在效率、成本和尺寸之間進(jìn)行權(quán)衡的電源樹架構(gòu)。

2.合理的電源架構(gòu)

管理斷電排序的另一個(gè)設(shè)計(jì)挑戰(zhàn)是不受控制的斷電，這意味著在斷電發(fā)生時(shí)沒(méi)有任何跡象。在電源下降到地之前，電源樹應(yīng)該有足夠的反應(yīng)時(shí)間來(lái)管理電源軌以正確的順序下降，否則會(huì)發(fā)生錯(cuò)誤的電源排序并可能導(dǎo)致可靠性問(wèn)題。

電源管理集成電路 (PMIC) 能夠滿足嚴(yán)格的電源順序。帶有必要排序電路的 DC/DC 轉(zhuǎn)換器是另一個(gè)靈活的選擇。后一種解決方案可實(shí)現(xiàn)電路板布局的高度靈活性、低功耗模式下的高效率以及具有小電路板尺寸的成本優(yōu)化物料清單 (BOM)。圖 1 顯示了一種使用帶排序電路的 DC/DC 轉(zhuǎn)換器的高效電源樹解決方案。

圖 1：五軌電源排序平臺(tái)圖

5V 輸入電壓軌被配置為每個(gè)設(shè)備的直流總線。在圖 1 中，TI TLV62568 器件上的五個(gè)電壓軌提供高效率，并且上電/斷電順序分為五個(gè)順序。LM3881 通過(guò)提供三個(gè)開漏輸出標(biāo)志作為 DC/DC 轉(zhuǎn)換器的信號(hào)來(lái)提供三階，電源良好引腳提供一階，TLV803 提供一階。TLV803 是監(jiān)控輸入電壓軌的監(jiān)控器，這意味著它可以檢測(cè)發(fā)生不受控制的斷電時(shí)刻。

因?yàn)椴皇芸刂频臄嚯娛侵敢馔庖瞥娫磿r(shí)的情況，例如有人在沒(méi)有先關(guān)閉設(shè)備電源的情況下將電源線從插座中拔出時(shí)，處理器不會(huì)參與該過(guò)程。在這種情況下，允許電源軌斷電的反應(yīng)時(shí)間取決于輸入電容器的放電時(shí)間。在受控?cái)嚯娭?，斷電由處理器控制，通過(guò)將處理器的電源管理 I/O 連接到電源排序控制器的啟用引腳來(lái)實(shí)現(xiàn)。圖 2 顯示了日常生活中的斷電情況示例。

圖 2：不受控制的斷電與受控?cái)嚯?/span>

在不受控的斷電情況下，放電時(shí)間很短，可能會(huì)導(dǎo)致斷電順序失序。控制不受控制的斷電最有效的方法是使用監(jiān)控器監(jiān)控輸入電壓并產(chǎn)生一個(gè)突然的標(biāo)志，表明發(fā)生了斷電。在適用于應(yīng)用處理器的12mmx12mm、5軌電源排序參考設(shè)計(jì)中 ，監(jiān)控器監(jiān)控輸入電壓軌。當(dāng)輸入電壓軌下降時(shí)，監(jiān)控器的輸出變低，從而禁用處理器內(nèi)部的主振蕩器，降低負(fù)載電流并增加放電時(shí)間。

圖3所示為圖1所示電源樹在不受控?cái)嚯娗闆r下的測(cè)試結(jié)果，這是通過(guò)直接移除直流電源并將輸入電容設(shè)置為220μF來(lái)實(shí)現(xiàn)的。

圖 3：上電排序測(cè)試結(jié)果

圖 3 展示了以正確順序上電和以正確和相反順序斷電的不同電源軌的測(cè)試結(jié)果之一。要查看其他測(cè)試結(jié)果，請(qǐng)?jiān)L問(wèn)上述適用于應(yīng)用處理器 的12mmx12mm、5軌電源排序參考設(shè)計(jì)中 。TLV803 監(jiān)控輸入電壓。當(dāng)檢測(cè)到輸入電壓斷電時(shí)，TLV803 的輸出會(huì)立即到達(dá)低電平以關(guān)閉處理器中的主時(shí)鐘，以減少電源負(fù)載并為其他電源軌提供足夠的時(shí)間斷電。

未來(lái)的微處理器需要魯棒性強(qiáng)并整合了最先進(jìn)技術(shù)和最高工藝的DC/DC電源管理解決方案。能居于領(lǐng)先地位的將是這樣一些創(chuàng)新產(chǎn)品，即把基準(zhǔn)功率硅片技術(shù)與高密度封裝技術(shù)、尖端電路設(shè)計(jì)和先進(jìn)IC整合為一個(gè)集成的、模塊化的電源設(shè)計(jì)，并能隨著微處理器的不斷演變而升級(jí)、擴(kuò)展。