1.前言

雖然適當?shù)拇箅娏鞴β始壊季衷?/span> DC/DC 應用中始終很重要，但在印刷電路板 (PCB) 布局期間注意穩(wěn)壓器信號路由比以往任何時候都更加重要。流行的 PMBus協(xié)議的修訂版 1.3帶來了更快的 1MHz 時鐘速度以及高速 50MHz AVSBus 選項。這些數(shù)字線路以及與每個穩(wěn)壓器相位相關的快速邊沿脈寬調制 (PWM) 信號必須正確布線，以避免妨礙當今應用不斷提高的模擬性能要求。添加智能功率級為了將輸出電流和 FET 溫度報告回控制器，我們還必須在 PCB 布局中考慮更多的模擬檢測線。如何保持一切正?？赡苁枪こ處煹呢瑝簟?/span>

2.具體方案

圖 1 顯示了一個使用TPS53667 控制器和CSD95490Q5MC 智能功率級的六相降壓穩(wěn)壓器，其中快速邊沿信號以紅色突出顯示，敏感模擬運行以綠色突出顯示。在理想情況下，PWM1 到 PWM6 和 PMBus 線將放置在與電流、電壓和溫度感測跡線不同的層上，中間有一個屏蔽接地層。然而，在空間受限的應用中，這種分離并不總是可行的，在這種情況下我們必須注意的一件事是串擾。

圖 1：使用 TPS53667 和智能功率級的多相降壓穩(wěn)壓器

當并行布線兩條走線時，兩者之間會發(fā)生一定量的耦合——電容性、電感性或兩者兼而有之。在數(shù)字系統(tǒng)中，應該有足夠的噪聲容限來防止任何類型的損壞，但是當噪聲 PWM 信號被路由到模擬電流檢測走線旁邊時，如圖 2 所示，電流監(jiān)控系統(tǒng)的精度會受到影響.

在最好的情況下，控制器會向系統(tǒng)報告錯誤的電流讀數(shù)。在最壞的情況下，串擾嚴重到足以觸發(fā)錯誤的過流事件并關閉系統(tǒng)。如果 V OUT感測線布線不正確，則可能會對調節(jié)精度和環(huán)路穩(wěn)定性產生負面影響。

圖 2：不正確的路由示例

串擾受許多參數(shù)的影響，包括走線間距、屏蔽平面上方或下方的高度、信號上升時間以及信號并行布線的長度。對于 TPS53667，控制器設計設置 PWM 邊沿時間，而 PMBus 規(guī)范設置通信線路的上升時間。由于這是一個空間受限的應用，我們假設我們無法將 PWM 和電流檢測引腳 (CSP) 走線移動到不同的層。這使得走線的間距和 FR4 的厚度成為唯一可用于最小化串擾的處理。參見圖 3。

圖 3：微帶線（左）和帶狀線（右）布局示例

由于走線間距和高度各不相同，我們可以從圖 4 中得出幾個關鍵結論，以對抗串擾并提供最佳布局。目標是盡可能地最大化走線之間的間距，同時使層厚度盡可能薄，以達到晶圓廠的限制條件。將走線限制在內部層以創(chuàng)建帶狀線也減少了走線之間的耦合。最后，為了獲得最佳性能并防止不必要的串擾，請在高速信號和檢測線之間放置接地跡線或接地填充物，只要它們彼此平行，如圖 5 所示。

圖 4：微帶（左）和帶狀線（右）布局的串擾系數(shù)（以分貝為單位）

圖 5：優(yōu)化布局示例

通過適當?shù)囊?guī)劃和一點運氣，我們的下一個轉換器布局將不會像本文中顯示的示例那樣受到限制。盡管如此，仍應考慮信號完整性和串擾最小化的重要性。

3.PCB布局技巧

在PCB的布局設計中要分析電路板的單元，依據(jù)起功能進行布局設計，對電路的全部元器件進行布局時，要符合以下原則：

1、按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向 。

2、以每個功能單元的核心元器件為中心，圍繞他來進行布局。元器件應均勻、整體、緊湊的排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。

3、在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產。

4、在通常情況下，所有的元件均應布置在電路板的同一面上，只有頂層元件過密時，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼片IC等放在低層。

5、在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，在一般情況下不允許元件重疊；元件排列要緊湊，元件在整個版面上應分布均勻、疏密一致。

6、電路板上不同組件相臨焊盤圖形之間的最小間距應在1MM以上。

7、離電路板邊緣一般不小于2MM.電路板的最佳形狀為矩形，長寬比為3:2或4:3.電路板面尺大于200MM乘150MM時，應考慮電路板所能承受的機械強度。