在很多網(wǎng)友的心目中，要提升芯片性能，就要推動芯片工藝的進步，比如從7nm到5nm，再到3nm，再到2nm。而過去的這些年，芯片廠商、晶圓廠商都是這么教育市場、教育消費者的，手機芯片、電腦從10nmn進步到7nm，再進步到5nm，再接著進入3nm。事實上，當芯片進入到3nm后，要再提升工藝到2nm，甚至到埃米級(1埃米=0.1nm)是非常困難的，因為成本太高了，所以各大芯片廠商們，也一直在探索不靠提升芯片工藝，來提升芯片性能。

前幾天臺積電、ARM、英特爾等10大芯片廠商成立的Chiplet聯(lián)盟，其實也是這個目的，通過封裝各和種不同工藝，不同廠商的小芯片粒，達到工藝不變，性能提升的目的。而在Chiplet聯(lián)盟成立之外，臺積電也辦了另外一件事，那就是利用先進的3D封裝技術，讓7nm的芯片，比5nm還要強。3月3日，英國的AI芯片公司Graphcore發(fā)布了一款IPU產(chǎn)品Bow，采用的就是臺積電7納米的3D封裝技術，也是全球首顆3D封裝的芯片。這顆芯片的性能較上代提升了40%、功耗提升了16%，而單個封裝中的晶體管數(shù)量超過了600億晶體管。

按照業(yè)內(nèi)人士的說法，如果這顆芯片采用5nm工藝，未必比現(xiàn)在強，也就是說在采用了3D封裝技術后，7nm其實比5nm更強了。3D封裝技術究竟是什么技術?我們知道以前的芯片封裝時，都是單個Die(硅片)進行封裝，要想芯片性能好， 要么Die(硅片)的面積更大，要么工藝再提升。

而3D封裝技術不一樣，采用的是幾塊Die(硅片)垂直疊加在一起，搞幾層一起封裝成一顆芯片，這樣減少了面積，減輕了重量，還提升了性能，因為單位面積內(nèi)，Die的面積呈幾倍增加，自然晶體管的數(shù)量也是成倍增加了。事實上，這也有一點像之前網(wǎng)上曝光的所謂的華為雙芯片疊加技術，用兩塊14nm的芯片疊加起來，實現(xiàn)7nm芯片的性能。

這個更徹底一點，不是兩顆芯片疊加，而是兩塊沒封裝的Die疊加，實現(xiàn)更強的性能，這遠比封裝成芯片后再疊加，強大的多，成本更低，性能更好，功耗也可控得多。而這顆芯片的誕生，也證明了芯片性能的提升并不一定要提升工藝，也可以升級封裝技術，向先進封裝轉(zhuǎn)移。這無疑也是當前眾多芯片廠商需要考慮和選擇的另外一個方面了，特別是國內(nèi)芯片工藝無法進步時，這種封裝技術，更加重要。

3月初，臺積電總部地區(qū)又遭遇了大規(guī)模的停電事故，有五百多萬的家庭住戶受到了影響。臺積電總部所在地的新竹科學園區(qū)工廠也遭遇了停電。不過經(jīng)過臺積電的調(diào)查回應，對停電事故表示沒有影響。

在這次短暫的停電事故中，臺積電的生產(chǎn)線依然保持運轉(zhuǎn)狀態(tài)，生產(chǎn)并未大規(guī)模停擺。雖然這是一次有驚無險的停電事故，也已經(jīng)透露出臺積電所面臨的問題不容忽視。

這次沒有造成意外，但如果到了夏季用電高峰期，再加上臺積電生產(chǎn)線全天候運轉(zhuǎn)，大量的5nm芯片訂單對電力的供給，能源的消耗都是非常巨大的。哪怕工廠停電幾秒鐘，也能可能導致正常運轉(zhuǎn)的半導體設備失效，造成晶圓損壞。而臺積電又是出了名的用電大戶，2020年用去了160億千瓦時的電量。盡管臺積電建起了完善的供電系統(tǒng)，在工廠周邊肯定也會有備用方案，可臺積電也無法保證經(jīng)歷一次又一次的停電事故后還能安然自若。

據(jù)國外媒體報道，在制程工藝和良品率上領先的晶圓代工商臺積電，近幾年獲得了蘋果A系列芯片和M系列芯片的全部代工訂單，蘋果也連續(xù)多年是臺積電的第一大客戶。

英文媒體最新的報道顯示，在2021年，臺積電來自蘋果訂單的收入高達4054億新臺幣，折合約143億美元。

而臺積電1月13日發(fā)布的財報顯示，他們在2021年營收568.22億美元，蘋果的143億美元，是貢獻了他們?nèi)ツ耆烤A代工收入的近26%。

從2016年的A10處理器開始，臺積電就一直是蘋果A系列處理器的獨家代工商，蘋果其后推出到M系列芯片，也是交由臺積電代工。

蘋果將A系列芯片和M系列芯片全部交由臺積電代工，主要是得益于臺積電領先的制程工藝和高良品率，臺積電7nm、5nm等工藝量產(chǎn)之后，首批大客戶都是蘋果，產(chǎn)能中大部分，也是提前就被蘋果所預訂。目前臺積電5nm工藝的主要客戶，仍是蘋果。

7nm、5nm等先進的制程工藝，代工價格也較高，加之可觀的訂單量，為臺積電帶來大量的營收，也在意料之中。