測試串擾時基本組件或階段的簡單框圖。首先，對通道 1 上的干擾音應(yīng)用一個濾波器，并測量作為參考捕獲的輸入。該濾波器確保來自信號發(fā)生器的所有其他噪聲和諧波被衰減到足以不破壞施加的故意干擾信號。

將干擾信號設(shè)置為適當?shù)姆入娖?在本例中為 –1 dBFS)后，測量相鄰信道(信道 2)，不施加信號。這通常稱為“開放”通道。干擾音應(yīng)偶然出現(xiàn)在與通道 1 應(yīng)用的輸入信號頻率相同的快速傅里葉轉(zhuǎn)換倉或點上，盡管處于衰減水平。這是錯誤刺激。

確保將 50-Ω 端接適配器連接到通道的輸入連接器，或為通道提供一些端接方式，以免被其他不需要的信號破壞。

預(yù)期成績

在千兆赫茲采樣和千兆赫茲模擬輸入頻率(當應(yīng)用接近滿量程信號時)，大約 –60 dBFS (1/1 mV) 或更低的誤差雜散或串擾在大多數(shù)多通道系統(tǒng)中通常是可接受的，轉(zhuǎn)換為最低有效位 (LSB ) 或錯誤的有效位數(shù) (ENOB) 約為 10 的 12 位系統(tǒng)。

例如，12 位、1-V FS、3.2-GSPS ADC12DJ3200雙通道 ADC 的信噪比 + 失真 (SINAD) 約為 60 dB，相當于 ENOB 約為 9.67，或 ENOB = (SINAD (dBFS) – 1.76)/6.02。這意味著使用 9.67 的 ENOB 或 LSB = VFS/2 N = 1/817 時，LSB 大小約為 1.2 mV。由于 ADC 的靈敏度僅為 60 dB 左右，因此在這種情況下對串擾的靈敏度是可以預(yù)料的。隨著測試模擬輸入頻率的提高，ADC 內(nèi)部的自然耦合將提高靈敏度。

除了檢查跨多個通道的損耗外，我們還應(yīng)該檢查具有不同幅度的信號是否以線性方式產(chǎn)生串擾：干擾信號幅度的 –1 dBFS 下降會轉(zhuǎn)化為誤差雜散的 X-dBFS 下降受影響的通道或轉(zhuǎn)換器。

徹底的串擾測試設(shè)置不會只測試一個音調(diào);我們可能希望掃描所考慮頻帶中的所有頻率和幅度。串擾可能對頻率很敏感，但如果不進行測試，可能很難預(yù)測這些敏感度，尤其是在比較不同幅度時。一旦我們了解了頻率差異，同時應(yīng)用頻率掃描和幅度掃描將產(chǎn)生大量數(shù)據(jù)，這些數(shù)據(jù)可能更有助于確定在系統(tǒng)設(shè)計中要消除哪些干擾音。

展示了 8 GHz 上的串擾結(jié)果與四種不同的干擾輸入幅度的對比。如我們所見，當幅度最高時，ADC 的靈敏度最差。降低干擾信號音的幅度只會提高串擾性能。這是一個很好的測試，可以在感興趣的頻帶以及根據(jù)我們的應(yīng)用應(yīng)用的信號幅度上運行設(shè)備(系統(tǒng)或 ADC)。

另一種常見的測試是應(yīng)用特定的干擾頻率并掃描幅度。

我們可以看到的，頻率和串擾之間不一定存在線性關(guān)系。我們可以得出的結(jié)論是，隨著干擾信號的頻率變高、幅度變高或兩者兼而有之，對串擾的敏感性會變差。

測試結(jié)果顯示什么

串擾可能是多通道系統(tǒng)的罪魁禍首，需要深入了解每個轉(zhuǎn)換器通道的靈敏度，例如在更大的雷達系統(tǒng)中。為了防止噪聲和最大化性能，清潔電源和時鐘是開始的基本要素;低噪聲設(shè)備和電路同樣重要。由于電路中的噪聲太大，最輕微的串擾可能會使設(shè)備對應(yīng)用程序無效。

實際上，我們的測試臺在更孤立的環(huán)境中提供了 ADC 的簡化視圖。為了在系統(tǒng)級收集更現(xiàn)實的器件性能預(yù)期，謹慎的做法是在我們自己的應(yīng)用板設(shè)置中收集類似的測試結(jié)果，以驗證我們是否可以滿足轉(zhuǎn)換器的數(shù)據(jù)表性能。否則，系統(tǒng)通道靈敏度可能會受到 PCB 設(shè)計本身的串擾的限制。