世芯科技宣布，其高性能計(jì)算 ASIC 服務(wù)現(xiàn)在采用 3nm 設(shè)計(jì)，并以 2023 年第一季度的第一款測(cè)試芯片為目標(biāo)。該公司將于 6 月 16 日星期四在臺(tái)積電北美技術(shù)研討會(huì)上公布其小芯片技術(shù)。Alchip 成為第一家宣布其設(shè)計(jì)和生產(chǎn)生態(tài)系統(tǒng)全面設(shè)計(jì)就緒的專用高性能 ASIC 公司。新服務(wù)針對(duì)臺(tái)積電最新的 N3E 工藝技術(shù)。

該公司透露，它在本季度完成了其設(shè)計(jì)技術(shù)和基礎(chǔ)設(shè)施，并將在幾周內(nèi)提供其設(shè)計(jì)方法。其他現(xiàn)有資產(chǎn)包括完整的一流第 3 方 IP 庫，涵蓋來自一級(jí)供應(yīng)商的 DDR5、GDDR6、HBM2E、HBM3、PCIe5 和 112G SERDES IP。Alchip 早些時(shí)候宣布向部分客戶提供其 3nm MCM、CoWoS 和 InFO 先進(jìn)封裝能力以及與 UCle 1.0 兼容的最新 APLink 5.0(高級(jí)封裝鏈接)die-to-die IP。“當(dāng)高性能計(jì)算市場(chǎng)推動(dòng)下一代云計(jì)算、人工智能和機(jī)器學(xué)習(xí)應(yīng)用的發(fā)展時(shí)，我們優(yōu)先考慮采用最先進(jìn)的工藝技術(shù)，”總裁兼首席執(zhí)行官 Johnny Shen 說。下個(gè)季度 4nm 測(cè)試芯片流片。Alchip還透露，其首款針對(duì)臺(tái)積電N4P工藝技術(shù)的4nm測(cè)試芯片將于8月初流片。設(shè)計(jì)方法、設(shè)計(jì)技術(shù)和基礎(chǔ)設(shè)施以及測(cè)試芯片規(guī)格均已于去年底完成。APLink 4.0 支持用于高級(jí)封裝設(shè)計(jì)的 N5/N4P 芯片到芯片連接。

Alchip 在臺(tái)灣證券交易所交易，全球存儲(chǔ)庫收據(jù)在盧森堡交易所交易。該公司因其高性能 ASIC 設(shè)計(jì)方法、靈活的商業(yè)模式、一流的 IP 組合和先進(jìn)的封裝技術(shù)專長(zhǎng)而在北美、日本、以色列和亞洲備受推崇。

2022年，世芯第二季合并營(yíng)收為新臺(tái)幣29.75億元(約合人民幣6.7億元)，同比增長(zhǎng)9.1%，稅后純益新臺(tái)幣4.28億元(約合人民幣9685萬元)，同比增長(zhǎng)9.9%，每股凈利新臺(tái)幣6.01元(約合人民幣1.36元)。累計(jì)上半年合并營(yíng)收為新臺(tái)幣55.87億元(約合人民幣12.6億元)，同比增長(zhǎng)3.8%，稅后純益約新臺(tái)幣8.77億元(約合人民幣1.98億元)，相較2021年同期增加約12.0%，每股凈利新臺(tái)幣12.33元(約合人民幣2.79億元)，賺進(jìn)超過一個(gè)股本。世芯在上半年高性能計(jì)算(HPC)、人工智能(AI)等需求推動(dòng)7nm制程專案持續(xù)量產(chǎn)，推動(dòng)世芯營(yíng)運(yùn)繳出亮眼成績(jī)單。

Alchip Technologies Ltd. 總部位于臺(tái)灣臺(tái)北，是全球領(lǐng)先的芯片設(shè)計(jì)和生產(chǎn)服務(wù)提供商，為開發(fā)復(fù)雜和大批量 ASIC 和 SoC 的系統(tǒng)公司提供服務(wù)。該公司由來自硅谷和日本的半導(dǎo)體資深人士于 2003 年創(chuàng)立，為主流和先進(jìn)的 SoC 設(shè)計(jì)(包括 7nm 工藝)提供更快的上市時(shí)間和具有成本效益的解決方案?？蛻舭ㄈ斯ぶ悄?、HPC/超級(jí)計(jì)算機(jī)、手機(jī)、娛樂設(shè)備、網(wǎng)絡(luò)設(shè)備和其他電子產(chǎn)品類別的全球領(lǐng)導(dǎo)者。臺(tái)積電在臺(tái)灣證券交易所上市(TWSE：3661)，是臺(tái)積電認(rèn)證的價(jià)值鏈聚合商。

世芯的創(chuàng)新封裝服務(wù)也涵蓋信號(hào)/電源仿真及熱仿真(SI/PI)，能提供即插即用的流片后解決方案，以減少基板層和由此產(chǎn)生的材料成本。這樣產(chǎn)生的7/6/5納米IC具有更精確的功率和熱估算流程，能避免流片后的失敗，在高功率設(shè)計(jì)中尤其關(guān)鍵。

世芯完整的5納米“設(shè)計(jì)到交付”方法側(cè)重于最大限度地縮短設(shè)計(jì)周期。其中的實(shí)體設(shè)計(jì)像是芯粒(Chiplet)技術(shù)平臺(tái)、高性能計(jì)算IP組合含世芯的D2D APLink IP、IP子系統(tǒng)集成服務(wù)，以及最新的2.5D異構(gòu)封裝技術(shù)等。

世芯電子提供的高性能運(yùn)算設(shè)計(jì)方案能無縫整合高性能運(yùn)算系統(tǒng)芯片設(shè)計(jì)和先進(jìn)封裝技術(shù)。世芯的MCM 于2020年量產(chǎn)，CoWoS 于2021 年量產(chǎn)?，F(xiàn)有大尺寸系統(tǒng)芯片幾乎是光罩的最大尺寸(Reticle Size，800mm2)。 中介片(Interposer)設(shè)計(jì)為 3~4倍于光罩最大尺寸(3~4X Reticle Size)，而先進(jìn)封裝尺寸甚至達(dá)到 85x85mm2是現(xiàn)有封裝技術(shù)的極限。這都是經(jīng)過多項(xiàng)客戶產(chǎn)品成功量產(chǎn)驗(yàn)證過的。也證明了世芯的高性能運(yùn)算設(shè)計(jì)方案滿足高性能運(yùn)算IC市場(chǎng)需求，是其取得市場(chǎng)領(lǐng)先地位的重要關(guān)鍵。