據(jù)悉，臺(tái)積電相關(guān)人員稱在相關(guān)先進(jìn)工藝方面的未來規(guī)劃，預(yù)計(jì)于2025年實(shí)現(xiàn)批量制造生產(chǎn)N2(2nm)芯片，將采用納米片晶體管架構(gòu)，支持Chiplet等技術(shù)。

在目前臺(tái)積電的工藝上，2020年臺(tái)積電使用第一代EUV(極紫外光刻)技術(shù)先進(jìn)工藝平臺(tái)量產(chǎn)的N6(6nm)，包括7nm和6nm，產(chǎn)品組合包括手機(jī)、CPU/GPU/XPU處理器等各種領(lǐng)域，同時(shí)還包含有RF射頻和各類消費(fèi)類應(yīng)用，預(yù)計(jì)今年底產(chǎn)品NTO(New Tape Out)將多于400個(gè)。

其實(shí)2020年的時(shí)候臺(tái)積電5nm芯片也批量生產(chǎn)了，預(yù)計(jì)年底，5nm的N5/N5P及4nm的N4P/N4X產(chǎn)品NTO將多于149個(gè)，基于N4P的V0.9IP已經(jīng)在今年6月份左右完成，高端接口也會(huì)在今年9月份完成。

N3/N3E(3nm)芯片是目前臺(tái)積電最先進(jìn)的邏輯制程，相較于5nm，基于N3E工藝的芯片密度相比之前高出1.3倍，邏輯密度門增加1.5倍，相同功率能耗的前提下運(yùn)算速率會(huì)提升10~20%，或在相同速率下功耗會(huì)降低30~40%。3nm系列芯片的不同的地方主要在于使用了FINFLEX這項(xiàng)技術(shù)，主要是可以在提升內(nèi)部密度的情況下更好的達(dá)到速率和能耗的均衡。

臺(tái)積電預(yù)計(jì)在2025年進(jìn)行對(duì)N2(2nm)芯片的批量制造生產(chǎn)，2nm芯片采用納米片晶體管架構(gòu)，支持Chiplet(小芯片)技術(shù)。相較于上面的N3/N3E(3nm)芯片，2nm在相同功耗下又會(huì)有10%-15%速率提升，或在相同速率下功耗也可降低25%-30%，晶圓的密度相比之前提高一倍，而N2芯片將主要應(yīng)用于手機(jī)SoC、HPC等領(lǐng)域，做出更好的能耗和速率。