根據前述文章，數字電源之我見（1）典型控制系統(tǒng)框圖 中的介紹，控制一個數字電源，首要的一步就是要將模擬信號轉換為數字信號，這部分工作由芯片內的ADC來完成，本文就ADC的典型結構及時鐘分配，和分辨率特點，基本工作原理等特性做一個概括性的介紹。

一.ADC的典型結構

對于dsPIC33C系列產品來說，ADC的基本框圖結構如圖1所示，

圖1 12bit的多核SAR ADC的基本結構

從圖1中的基本結構可知，其內部包含多個ADC的CORE,其中編號最大的一個CORE是共享ADC CORE,其它為獨立ADC CORE.

ADC的CORE可以根據所連接的通道的信息，如輸出格式，測量模式等對輸入信號進行處理，經過轉換后的結果會放在每一個模擬通道專用的結果buffer寄存器中。當對數字濾波和數字比較器進行了配置，允許使用相應通道的結果時，這個結果可以傳遞給數字濾波器和數字比較器來做相應的動作。

二.ADC的采樣轉換基本過程

簡單說來，ADC轉換過程主要包含三個步驟，首先對輸入信號進行采樣捕捉，當捕捉到這個信號后，就會進行保持（holding），將結果傳遞到ADC的轉換器中，最后，就是轉換過程，將模擬信號基于通道設置的數據格式信息，轉化為數字信號。

從本質上講，數據的采樣過程，就是使用輸入信號對芯片內部的ADC的采樣保持電容進行充電，所以，采樣時間要足夠，才能讓采樣充電后的電容電壓值等于輸入信號。采樣之后，在一個合適的時間，輸入信號就會和采樣電容斷開，將電壓傳到轉換器中，這就是所謂的保持，之后就是對信號進行數字化轉換，并提供相應的轉換結果。這部分我們后面會根據不同的CORE特性進行詳細探討。

因為涉及模擬信號的數字化，所以ADC需要一個工作的時鐘源，及一個量化模擬信號的參考電源，這兩個參數都是可以選擇的，包括時鐘源的分頻等。

三．ADC的時鐘配置

圖2 ADC的時鐘分配

ADC具有多個可以選擇的時鐘源，時鐘源可以在ADCON3H中的CLKSEL中設置，時鐘源的周期就是TSRC，如圖3所示。

圖3 ADC可選擇的時鐘源

選擇的時鐘源可以進行分頻，可以在CLKDIV中設置，這是時鐘源進入ADC模塊后的分頻,它在ADCON3H中，如圖4所示。

圖4 ADC模塊的時鐘分頻選擇

模塊分頻后的時鐘就是TCORESRC，它會進入每一個ADC CORE中。之后每一個ADC CORE可以設置不同的分頻來給每一個ADC CORE設置不同的時鐘，這部分分頻在各個ADC CORE的寄存器中，如獨立CORE在ADCONnH中的ADCS位，或者共享CORE的ADCON2L的SHRADCS中設置。在每一個CORE中分頻后的時鐘稱為TADCORE，如圖5，6所示。

圖5 共享內核的時鐘分頻

圖6 專用內核的時鐘分頻

總的說來，就是選擇一個初始時鐘源，進行一個模塊內的分頻，一個CORE內的分頻，最終得到ADC CORE的采樣轉換時鐘。

最終經過分頻后的CORE的時鐘需要不能超過70MHz，那么也就是TADCORE大于14.3nS，這一個基本要求需要滿足。

四．ADC的轉換分辨率

每一個SAR ADC的內核的分辨率或者結果位數是可以靈活設置的，分別在相應的寄存器中設置，如獨立CORE在ADCOREnH中的RES來設置，共享內核在ADCON1H中的SHARES來設置，每一個內核可以設定不同的ADC轉換分辨率。

圖7 獨立內核的ADC分辨率設定

圖8 共享內核的ADC分辨率設定

值得注意的是，芯片復位后的ADC默認分辨率為最大分辨率12bit。

以上就是關于數字電源的重要外設ADC部分的一些基本特性的概述，包括工作原理，內核分類，時鐘分配，分辨率特性等，后面我們會更進一步的去討論相關特性。你了解了嗎？^_^

//關于知識產權：

1.本公眾號主要用于個人學習筆記歸納及分享，無任何商業(yè)目的。

2.本公眾號所發(fā)表言論及觀點不代表本人現任公司及前任公司，如有錯誤請不吝指正。

3.如果認為有幫助可以分享轉發(fā)，如需轉載公眾號內容，請留言告知。

4.有些圖片來自網絡，如有侵權，請聯系刪除。

5.有問題可通過公眾號關注頁或者文末添加本人微信加入技術交流群暢聊。