1965年英特爾三大創(chuàng)始人之一的戈登·摩爾發(fā)現(xiàn)集成電路行業(yè)的摩爾定律。近幾十年來(lái)，半導(dǎo)體行業(yè)一直遵循著這一規(guī)律發(fā)展，芯片制造商憑借工藝技術(shù)的迭代，每18個(gè)月令芯片性能提升一倍。

但隨著近年來(lái)先進(jìn)工藝演進(jìn)到了3nm、2nm，在二維平面晶體管結(jié)構(gòu)中用提升晶體管密度來(lái)提高性能的做法遇到了瓶頸，摩爾定律開(kāi)始逐漸失去威力，研發(fā)成本大幅提升。研發(fā)人員開(kāi)始思考將不同工藝的模塊化芯片，在三維結(jié)構(gòu)上像拼接積木一樣用封裝技術(shù)整合在一起，在提升性能的同時(shí)實(shí)現(xiàn)低成本和高良率。

到目前為止AMD、英特爾以及臺(tái)積電等多家國(guó)際頭部芯片設(shè)計(jì)企業(yè)和多家中國(guó)芯片設(shè)計(jì)企業(yè)都曾表明或已經(jīng)實(shí)現(xiàn)在產(chǎn)品中導(dǎo)入 Chiplet 設(shè)計(jì)。

據(jù)公開(kāi)資料顯示，華為于2019年推出了基于Chiplet技術(shù)的7nm鯤鵬920處理器。AMD今年3月推出了基于臺(tái)積電3D Chiplet封裝技術(shù)的第三代服務(wù)器處理芯片，蘋(píng)果則推出了采用臺(tái)積電CoWos-S橋接工藝的M1 Ultra芯片。

早在2015年，AMD在放棄芯片制造多年后，表示希望通過(guò)推出“小芯片”來(lái)奪回英特爾主導(dǎo)的服務(wù)器芯片市場(chǎng)。AMD高級(jí)副總裁塞繆爾·納夫齊格(Samuel Naffziger) 在談到公司當(dāng)時(shí)的計(jì)劃時(shí)稱(chēng)：“我們?cè)谛酒O(shè)計(jì)方面只有一顆子彈可以射中?！彼傅木褪荂hiplet。

所謂chiplet(芯粒)技術(shù)，就是將不同芯片的裸片拼搭，將不同IP架構(gòu)的SoC封裝在一塊硅片上，以成熟制程(14nm以上)的成本，實(shí)現(xiàn)先進(jìn)制程(7nm以下)的性能和良率。

目前的先進(jìn)封裝技術(shù)，包括SiP、WLP、2.5D/3D等，不光國(guó)內(nèi)在搞，國(guó)外也在發(fā)展，因?yàn)樾酒瞥痰搅?nm以下，就開(kāi)始進(jìn)入微觀量子態(tài)，摩爾定律快速失效，現(xiàn)有的硅基技術(shù)基本到頭。

如果對(duì)量子力學(xué)有所了解，就應(yīng)該知道，量子態(tài)和宏觀態(tài)是兩個(gè)完全不同的世界：宏觀態(tài)中理所當(dāng)然的因果律、確定性、普適性，在量子態(tài)中完全不復(fù)存在，取而代之的是概率態(tài)、疊加態(tài)、糾纏態(tài)等令人匪夷所思的現(xiàn)象。

比如宏觀世界里，你在家，就一定不可能同時(shí)在學(xué)校;但一個(gè)微觀電子，卻是以不同的概率同時(shí)處于不同的軌道能級(jí)中。

芯粒是不同功能芯片裸片的拼搭，某種意義上也是不同IP的拼搭。芯原作為中國(guó)大陸第一，全球第七的半導(dǎo)體IP供應(yīng)商，在各類(lèi)處理器IP上有著深度布局，將通過(guò)“IP芯片化(IP as a Chiplet)”和“芯片平臺(tái)化(Chiplet as a Platform)”持續(xù)推進(jìn)芯粒技術(shù)的發(fā)展和產(chǎn)業(yè)化落地。

芯原有六大核心處理器IP，分別為圖形處理器(GPU)IP、神經(jīng)網(wǎng)絡(luò)處理器(NPU)IP、視頻處理器(VPU)IP、數(shù)字信號(hào)處理器(DSP)IP、圖像信號(hào)處理器(ISP)IP和顯示處理器IP，此外還有1,400多個(gè)數(shù)?；旌螴P和射頻IP。芯原將這些處理器IP有機(jī)結(jié)合，推出了處理器IP 子系統(tǒng)、IP 平臺(tái)等，例如從攝像頭輸入一直到顯示輸出的整個(gè)智能像素處理IP平臺(tái)。基于豐富的IP儲(chǔ)備，芯原提出了IP芯片化(IP as a Chiplet，IaaC)的理念，旨在以芯粒實(shí)現(xiàn)特殊功能IP的“即插即用”，解決7nm、5nm及以下工藝中，性能與成本的平衡，并降低較大規(guī)模芯片的設(shè)計(jì)時(shí)間和風(fēng)險(xiǎn)。

據(jù) Yole 數(shù)據(jù)，2021 年全球封裝市場(chǎng)規(guī)模約達(dá) 777 億美元。其中，先 進(jìn)封裝全球市場(chǎng)規(guī)模約 350 億美元，預(yù)計(jì)到 2025 年先進(jìn)封裝的全球市場(chǎng)規(guī)模將達(dá)到 420 億美元，2019-2025 年全球先進(jìn) 封裝市場(chǎng)的 CAGR 約 8%。相比同期整體封裝市場(chǎng) (CAGR=5%)和傳統(tǒng)封裝市場(chǎng)，先進(jìn)封裝市場(chǎng)增速更為顯著。

Chiplet 模式具備開(kāi)發(fā)周期短、設(shè)計(jì)靈活性強(qiáng)、設(shè)計(jì)成本低和良率高等優(yōu)點(diǎn)?？蓪⒉煌に嚬?jié)點(diǎn)、材質(zhì)、功能、供應(yīng)商的具有特定功能的商業(yè)化裸片集中封裝。

其作用主要包括：降低單片晶圓集成工藝良率風(fēng)險(xiǎn)，達(dá)到成本可控，有設(shè)計(jì)彈性，可實(shí)現(xiàn)芯片定制 化;Chiplet 將大尺寸的多核心的設(shè)計(jì)，分散到較小的小芯片，更能滿(mǎn)足現(xiàn)今高效能運(yùn)算處 理器的需求;彈性的設(shè)計(jì)方式不僅提升靈活性，且可實(shí)現(xiàn)包括模塊組裝、芯片網(wǎng)絡(luò)、異構(gòu)系 統(tǒng)與元件集成四個(gè)方面的功能。