在上周的SEDEX 2022，三星更新了技術(shù)路線圖，宣稱計(jì)劃2025年投產(chǎn)2nm芯片，2027年投產(chǎn)1.4nm。其中對于2nm，三星研究員Park Byung-jae介紹了BSPDN(back side power delivery network)也就是背面供電。該技術(shù)最早于2019年IMEC研討會上被提出，2021年IEDM的一篇論文中又做了引用。

論文稱，背面供電能解決當(dāng)前正面方案(FSPDN)造成的布線堵塞問題，微觀層面，可使芯片的性能提升44%，能效提升30%。

事實(shí)上，此前Intel也介紹過在未來的更先進(jìn)工藝中使用VIA，后者同樣是背面供電技術(shù)。

臺積電3nm(N3)工藝將于2022年內(nèi)量產(chǎn)，而臺積電首度推出采用納米片晶體管(GAAFET)架構(gòu)的2nm(N2)制程工藝，將于2025年量產(chǎn)。

臺積電總裁魏哲家在線上論壇表示，身處快速變動、高速成長的數(shù)字世界，對于運(yùn)算能力與能源效率的需求較以往更快速增加，為半導(dǎo)體產(chǎn)業(yè)開啟前所未有的機(jī)會與挑戰(zhàn)。值此令人興奮的轉(zhuǎn)型與成長之際，臺積電在技術(shù)論壇揭示的創(chuàng)新成果彰顯了臺積電的技術(shù)領(lǐng)先地位，以及支持客戶的承諾。

與此同時，臺積電研發(fā)資深副總裁米玉杰(YJ Mii)在這場會議上宣布，臺積電會在2024年擁有光刻機(jī)巨頭ASML最先進(jìn)、最新的高數(shù)值孔徑極紫外光(high-NA EUV)曝光機(jī)微影設(shè)備，即第二代EUV光刻機(jī)。“主要用于合作伙伴的研究目的......針對客戶需求，開發(fā)相關(guān)基礎(chǔ)架構(gòu)與格式的解決方案，推動創(chuàng)新?！?

然后，工廠在這一基礎(chǔ)上添加了它所謂的納米片而不是納米線，并將該技術(shù)稱為 MBCFET。但這里要說的 BSPDN 與此不同，可以理解為三星、英特爾和臺積電使用的小芯片設(shè)計(jì)的演變。

借助小芯片技術(shù)方案，我們可以在單個芯片上應(yīng)用同種工藝，也可以連接來自不同代工廠不同工藝制造的各種芯片，這也是英特爾 14 代酷睿和 AMD 銳龍采用的技術(shù)方案，它也稱為 3D-SoC，可以同時將邏輯電路和內(nèi)存模塊并在一起。

據(jù)介紹，BSPDN 與前端供電網(wǎng)絡(luò)不同，它主要是利用后端;正面將具有邏輯功能，而背面將用于供電或信號路由。

IT之家了解到，BSPDN 的概念于 2019 年在 IMEC 上首次被提出，當(dāng)時有一篇引用該技術(shù)的 2nm 論文也在 2021 年的 IEDM 上進(jìn)行了發(fā)表。

作者在這篇韓文名為《SRAM 宏和使用 2nm 工藝后端互連的邏輯設(shè)計(jì)和優(yōu)化》的論文提出，將供電網(wǎng)絡(luò)等功能移至芯片背面，從而解決僅使用正面造成的布線堵塞問題。據(jù)稱，與 FSPDN 相比，BSPDN 的性能可提高 44%，同時功率效率提高 30%。

在芯片制造領(lǐng)域，臺積電憑借著超高的良品率，一舉成為全球最大的芯片制造商，而三星和英特爾緊隨其后，尤其是英特爾，一直都想重新回到半導(dǎo)體領(lǐng)導(dǎo)者地位。

然而，現(xiàn)實(shí)并不允許英特爾“臆想連篇”，原因很簡單，那就是英特爾和臺積電之間的差距實(shí)在是太大了。要知道，目前英特爾只是進(jìn)入了10nm制程工藝，而臺積電和三星都已經(jīng)完成了3nm芯片的研發(fā)。關(guān)鍵是，臺積電已經(jīng)計(jì)劃在2025年實(shí)現(xiàn)2nm芯片的量產(chǎn)。

也就是說，如果英特爾想超越臺積電，那么就必須在2025年之前實(shí)現(xiàn)2nm芯片或者突破更高制程芯片。這項(xiàng)任務(wù)對于英特爾來說，幾乎不可能完成。正如臺積電創(chuàng)始人張忠謀說的那樣：即使投資540億美元，美國也不可能打造一條完整的半導(dǎo)體產(chǎn)業(yè)鏈，其推動芯片本土化屬于徒勞無功之舉。

要知道，英特爾可是有著“美太子”之稱，其不僅能夠從ASML手中獲得最先進(jìn)的EUV光刻機(jī)，而且還能不收任何限制的使用美技術(shù)和元器件。在這樣的情況下，英特爾至今都沒有突破7nm制程，其實(shí)力不敢恭維。

魏哲家表示，“臺積電正與設(shè)備供應(yīng)商緊密合作，為3nm 制程準(zhǔn)備更多產(chǎn)能，以支持客戶在明年、2024年及未來的強(qiáng)勁需求”。此外，對于2nm工藝的進(jìn)程，他透露目前一切順利，甚至優(yōu)于預(yù)期，所以臺積電仍預(yù)計(jì)會在2025年量產(chǎn)。

臺積電在6月份正式公布了2nm工藝，并透露了一些技術(shù)細(xì)節(jié)，相比3nm工藝，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。

不過在晶體管密度上，2nm工藝的提升就不那么讓人滿意了，相比3nm只提升了10%，遠(yuǎn)低于以往至少70%的晶體管密度提升，這可能是臺積電首次在2nm工藝上放棄FinFET晶體管，改用GAA晶體管所致，第一代工藝會保守一些。

眾所周知，三星上半年量產(chǎn)了3nm芯片，采用的是GAAFET晶體管技術(shù)，也就是全柵場效應(yīng)晶體管，相比于上一代的FinFET晶體管，功耗率，性能更強(qiáng)。

日前，臺積電公布了 Q3 季度業(yè)績，同時透露了最新的工藝進(jìn)展，3nm 工藝的需求已經(jīng)超過了預(yù)期，明年會滿載量產(chǎn)，而 2nm 工藝也進(jìn)度喜人，2025 年量產(chǎn)。臺積電在 6 月份正式公布了 2nm 工藝，并透露了一些技術(shù)細(xì)節(jié)，相比 3nm 工藝，在相同功耗下，2nm 速度快 10~15%;相同速度下，功耗降低 25~30%。

不過在晶體管密度上，2nm 工藝的提升就不那么讓人滿意了，相比 3nm 只提升了 10%，遠(yuǎn)低于以往至少 70% 的晶體管密度提升，這可能是臺積電首次在 2nm 工藝上放棄 FinFET 晶體管，改用 GAA 晶體管所致，第一代工藝會保守一些。

根據(jù)臺積電 CEO 魏哲家的說法，2nm 工藝的進(jìn)展很順利，甚至超過預(yù)期，不過他們現(xiàn)在的計(jì)劃依然是 2025 年量產(chǎn)，沒打算提前。臺積電的 2nm 工藝應(yīng)該還是會由蘋果首發(fā)，今年的 A16 是 4nm，明年的 A17 及后年的 A18 應(yīng)該都是 3nm，2025 年的 A19 芯片才有可能用上 2nm 工藝。

所以美國這次針對芯片設(shè)計(jì)也下手了，卡住2nm，讓我們在設(shè)計(jì)、制造這兩大關(guān)鍵環(huán)節(jié)上都受限，這樣美國才能掌握全球的芯片市場。

可見，2nm芯片這一塊，我們真的要靠自己的，連EDA這樣的工具，都不能依賴，全部要自己的整個產(chǎn)業(yè)鏈崛起才行。

當(dāng)然，也許并不是要所有產(chǎn)業(yè)鏈都達(dá)到2nm水平，但必須在供應(yīng)鏈的所有關(guān)鍵環(huán)節(jié)，取得能與其他地區(qū)相互制衡的地位，大家相互制衡，否則就要經(jīng)常被卡

盡管絕大部分半導(dǎo)體市場都被成熟制程占據(jù)，多數(shù)應(yīng)用領(lǐng)域并不需要用到更先進(jìn)的2nm制程，但各企業(yè)還是競相追逐，甚至近日傳出日美兩大半導(dǎo)體大國要聯(lián)合研發(fā)2nm芯片的消息?！?nm現(xiàn)象”，值得深思。

先進(jìn)制程市占率上升

不難看出，盡管如今半導(dǎo)體市場被成熟制程占據(jù)，但先進(jìn)制程舉足輕重。

隨著摩爾定律的不斷發(fā)展，在先進(jìn)制程的發(fā)展之路上，荊棘重重。也因此，隨著技術(shù)研發(fā)難度越來越高，不少廠商開始選擇放棄先進(jìn)制程的競爭，徹底投身于成熟制程的研發(fā)。例如，晶圓代工廠格芯曾在2020年公開表示放棄7nm以下的競爭。

然而，隨著人們對新興技術(shù)追求腳步的不斷加速，近年來市場對于先進(jìn)制程的熱度只增不減，市占率不斷飆升。

IC Insights數(shù)據(jù)顯示，在2019年，10nm以下先進(jìn)制程的市占率僅為4.4%，到2024年其比例將增長到30%，而10nm～20nm制程的市占率將從38.8%下降到26.2%，20nm～40nm制程的市占率將從13.4%下降到6.7%。

幾乎同一時間，有報(bào)道稱三星電子從ASML獲得了十多臺EUV光刻機(jī)。而三星同樣表示其2nm芯片將于2025年量產(chǎn)。不難看出，三星也在為3年后的2nm芯片量產(chǎn)蓄力。