中國半導體破局之路

時間：2022-10-23 15:08:34

關鍵字：半導體芯片工藝

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]十年一個周期，中國半導體產(chǎn)業(yè)的融資額已經(jīng)登上萬億臺階，繁榮背后泡沫也是肉眼可見。并且國際局勢風云變幻和地緣政治問題明顯，卡脖子問題也日益突出。

2000年-2010年，中國半導體產(chǎn)業(yè)坐了10年冷板凳。2014年之前，互聯(lián)網(wǎng)的黃金年代，卻是半導體的冬天。

十年一個周期，中國半導體產(chǎn)業(yè)的融資額已經(jīng)登上萬億臺階，繁榮背后泡沫也是肉眼可見。并且國際局勢風云變幻和地緣政治問題明顯，卡脖子問題也日益突出。
從“冬天”再到“冬天”，過去十年，中國芯片半導體剛好經(jīng)歷了一個完整的周期，當寒冬再次來臨，如何穿越周期，成為一個關鍵的命題。

（正文）

01
國內(nèi)外芯片行業(yè)波詭云譎

全球芯片格局正在發(fā)生前所未有的大變革。

美國《芯片和科學法案》的簽署，將半導體產(chǎn)業(yè)鏈的明爭暗斗推向高潮，韓國、歐盟等國家和地區(qū)都在加速建立自己半導體壁壘。美國《芯片和科學法案》明確規(guī)定，未來將為美國半導體研發(fā)、制造以及勞動力發(fā)展提供 527 億美元補貼，同時限制相關企業(yè) 10 年內(nèi)不得在中國增產(chǎn) 28nm 以下級別先進制程芯片。

2月份，歐盟對芯片行業(yè)追加150億歐元投資，以提高芯片產(chǎn)能，減少對亞洲芯片進口的依賴；8月初，韓國正式實施《國家尖端戰(zhàn)略產(chǎn)業(yè)法》，加強扶持半導體產(chǎn)業(yè)，同時三星、SK海力士等科技公司承諾向韓國本土投資340萬億韓元（約2600億美元）。

8 月 12 日，美國商務部工業(yè)和安全局（BIS）在聯(lián)邦公報上發(fā)布了一項臨時最終規(guī)定，將 4 項“新興和基礎技術(shù)”加入出口管制清單，其中 3 項涉及半導體，并包括芯片設計中最上游、最高端的產(chǎn)業(yè) EDA。

這 4 項技術(shù)是 42 個參與國在 2021 年 12 月會議上達成共識控制的項目之一，具體包括：

兩種超寬帶隙基板半導體材料氧化鎵（Ga2O3）和金剛石
設計 GAAFET 架構(gòu)（全柵場效應晶體管）的先進芯片 EDA 軟件工具
用于燃氣渦輪發(fā)動機的壓力增益燃燒技術(shù)

這 4 項技術(shù)中，最受外界關注的當屬 EDA 軟件。EDA 是電子設計的基石產(chǎn)業(yè)，也被行業(yè)內(nèi)稱為“芯片之母”。

美國商務部表示，此次管控的四項新興和基礎技術(shù)，使用其都將“顯著增加軍事潛力”。而列入該清單意味著，這四種技術(shù)的出口將需要向美國商務部申請出口許可。如果企業(yè)申請出口許可但美國政府不允許的話，上述技術(shù)可能無法在全球產(chǎn)業(yè)鏈中進行供應。

世界半導體投資風云變幻，中國內(nèi)地也不平靜。參考筆者之前的文章：半導體行業(yè)大地震。

中國半導體產(chǎn)業(yè)過去十年取得了長足的進步，從2010年前后的投資萌芽，到2014年逐步升溫，再到2019年之后的快速繁榮。如今，隨著“寒潮”來臨，又將進入回調(diào)轉(zhuǎn)型的新階段。

世界局勢風云變幻，地緣政治日益突出，站在復雜多變的今天，半導體如何破局，成了很多行業(yè)者必須思考的問題。

筆者認為必須抓住兩個關鍵點：實現(xiàn) IP架構(gòu)和芯片制造工藝的突破。

第一：芯片設計位于半導體產(chǎn)業(yè)的最上游，是半導體產(chǎn)業(yè)最核心的基礎，擁有極高的技術(shù)壁壘。半導體知識產(chǎn)權(quán)的集中體現(xiàn)是享有獨立知識產(chǎn)權(quán)的IP 核（Intellectual Property Core）。開源的RISC-V為中國芯片產(chǎn)業(yè)帶來更多想象空間，基于RISC-V的處理器 IP 將會大放異彩。

第二：美國對于芯片“脫鉤斷鏈”的推動，直接導致國內(nèi)在芯片制程的關鍵節(jié)點受到限制，Chiplet 工藝技術(shù)或?qū)⒊蔀樾酒阅芡黄频年P鍵。未來，芯片半導體的機遇主要集中在以Chiplet為主的新結(jié)構(gòu)和新封裝技術(shù)，以及產(chǎn)業(yè)鏈的上游半導體設備和材料上。

02
RISC-V IP架構(gòu)異軍突起

什么是IP？

IP是芯片設計環(huán)節(jié)中逐步分離出來的、經(jīng)過驗證的、可重復使用的功能模塊，通過使用IP核，設計人員無需從0開始對所有細節(jié)進行重新設計，而是借助特定的IP核經(jīng)調(diào)整后快速完成某個模塊的設計，以縮短開發(fā)周期，降低設計成本，降低設計錯誤發(fā)生的風險，提高芯片設計效率。

如果打開一顆芯片，我們能看到版圖上很多個IP組成了整個電路。這些集成電路IP核在芯片設計中看得到摸得著，也能夠完成一定功能，更重要的是可以通過授權(quán)不同客戶實現(xiàn)復用。如果做一個比喻，那IP就是組成芯片設計的“樂高”模塊。

當我們要設計一款微處理器芯片時，需要先確定使用何種指令架構(gòu)，然后再根據(jù)指令架構(gòu)設計芯片和微處理器，最后流片生產(chǎn)。

芯片設計有三種不同的模式：

封閉設計。Intel X86系統(tǒng)架構(gòu)是由自己公司引領的

其他公司如果需要使用其指令集設計微處理器，則需要專利付費授權(quán)
從系統(tǒng)架構(gòu)到芯片制造都是英特爾自己維護，屬于完全封閉的設計

專利設計。Arm賣專利不賣芯片

Arm提供微處理器的設計，將IP授權(quán)給高通、蘋果、華為等公司，后者基于ARM指令集設計自己的芯片
還有一些公司用ARM設計好的IP做自己的SoC生產(chǎn)或代工芯片

自由開放設計。開源的RISC-V屬于這種模式

任何人都可以使用這一套指令集，基于RISC-V做好設計然后賣專利，SiFive就是這樣的模式
另外一些公司，如西部數(shù)據(jù)則是基于RISC-V開源指令集自研芯片，然后加工生產(chǎn)

PC時代盛行封閉設計模式，移動手機時代，專利模式當?shù)?。如今?/span>RISC-V開創(chuàng)了新的自由設計模式。

上世紀 80年代是芯片競爭最為精彩激烈的時代，眾多不同計算機芯片架構(gòu)的蓬勃發(fā)展，百花齊放。在處理器發(fā)展的幾十年歷史中，各種處理器架構(gòu)曾層出不窮、百花齊放過。但經(jīng)過近30年產(chǎn)業(yè)的大浪淘沙，其他的處理器架構(gòu)逐步被遺忘在歷史博物館，目前只留下X86和ARM兩大強勢處理器架構(gòu)。

天下苦ARM久矣，眼看著曾經(jīng)移動、桌面、服務器三分天下的局面就要變成ARM一統(tǒng)江湖，這促使更多的公司考慮 RISC-V，這對 RISC-V 而言意義重大。這是自80年代以來芯片架構(gòu)多樣性消失之后，再次推動架構(gòu)多樣性的好機會。

RISC-V自面世以來，就受到了行業(yè)很多的關注。不同于過去x86、ARM等國外商業(yè)公司壟斷的私有指令集架構(gòu)，RISC-V最大的特點是——“開放標準化”，這種開放性，在CPU領域是徹底的第一次，也是CPU技術(shù)變革的一次絕佳機遇。

RISC-V首席技術(shù)官Mark Himelstein說：RISC-V是一種開放的硬件，開放源代碼的硬件指令集體系結(jié)構(gòu)：

RISC-V是完全開源的，任何人都可以免費使用

RISC-V架構(gòu)本身開源，但基于RISC-V架構(gòu)開發(fā)的CPU IP核是收費的
類似于開源的Linux與收費的Redhat Linux一樣，商業(yè)的RISC-V IP核可以提供比開源核更好的穩(wěn)定性、發(fā)展連續(xù)性、售后服務

一種精簡的指令集計算機（RISC）架構(gòu)

只有47條指令
相比之下，Arm有200多條指令
AMD和Intel使用的復雜指令集計算機（CISC）架構(gòu)遠超過1500條指令

可擴展性

模塊化設計，只配置需要的部分嚴格規(guī)定兼容性
Engineer可以添加自己的指令集
可用于DSA(特定域的加速度)

從競爭性角度看，Arm架構(gòu)和x86架構(gòu)分別在移動終端、PC和服務器市場壟斷多年，在這些領域RISC-V新玩家滲透進去還非常需要時日。但是在AIoT、新能源汽車電子、異構(gòu)計算等新興領域，RISC-V和其他架構(gòu)站在同一起跑線，反而具備一些巨頭們不具備的新起跑優(yōu)勢。

當前市場整合、地緣政治優(yōu)先事項和物聯(lián)網(wǎng)終端的激增，正大力推動RISC-V得到更廣泛地采用。近期，RISC-V國際基金會的首席執(zhí)行官卡利斯塔·雷德蒙德表示，估計市場上已經(jīng)有100億個RISC-V核心。從2010年誕生至今，RISC-V用12年左右的時間實現(xiàn)100億核心數(shù)的出貨量，展現(xiàn)了作為新架構(gòu)的生命力。

03
RISC-V 留給中國的窗口期

鑒于國家之間的地緣政治或貿(mào)易緊張局勢可能會對國家的技術(shù)主權(quán)產(chǎn)生不利影響。歐盟和中國正著眼于通過RISC-V推動計算技術(shù)主權(quán)。

在歐洲，RISC-V在歐洲處理器計劃 (EPI) 的推動下獲得了巨大的發(fā)展勢頭：

巴塞羅那超級計算中心正在主導eProcessor項目，旨在構(gòu)建高性能亂序RISC-V ISA處理器來用于HPC用例
2020年，EPI構(gòu)建出一個用于高效浮點計算的4096核RISC-V小芯片原型Manticore。與其它商用CPU和GPU相比，該處理器執(zhí)行浮點密集型業(yè)務負載的能效是前者的五倍

在俄羅斯，服務器制造商Yadro、芯片設計公司Syntacore與技術(shù)投資公司Rostec達成合作，致力于構(gòu)建基于RISC-V的新CPU，產(chǎn)品路線圖包括具有四個RISC-V內(nèi)核（時鐘頻率為1.5GHz）的12nm SoC。

在北美：

SiFive由RISC-V的發(fā)明者創(chuàng)立，總部位于舊金山，獲得了Intel Capital、Qualcomm ventures和西部數(shù)據(jù)的投資

西部數(shù)據(jù)和希捷的存儲控制器中已經(jīng)采用了RISC-V內(nèi)核
谷歌正在其OpenTitan項目中利用RISC-V，旨在通過硅芯片信任根 (RoT) 提高計算的安全性，并防御Spectre和Meltdown等安全威脅

AI CPU初創(chuàng)公司Tenstorrent宣布，其SoC將使用SiFive的64位RISC-V內(nèi)核X280，該內(nèi)核集成了512位寬的RISC-V矢量擴展（RVV）
英特爾宣布與RISC-V處理器內(nèi)核（針對CPU和協(xié)處理器）提供商SiFive合作，使用SiFive最高性能的RISC-V處理器內(nèi)核P550

在亞太地區(qū)，中國正在引領RISC-V技術(shù)的發(fā)展：

中國CPU供應商龍芯中科開發(fā)基于RISC-V的高性能CPU用于HPC
華為海思自研一款支持全球各種制式的模擬電視（ATV）主處理芯片，內(nèi)置海思自研32位RISC-V CPU
中科院RISC-V“香山”處理器已流片，亮相舊金山RISC-V峰會
賽昉中國成立于2018年8月，技術(shù)源自于美國Sifive公司，主營業(yè)務為RISC-V CPU IP授權(quán)和芯片設計
芯來科技成立于2018年6月，團隊源自半導體芯片設計行業(yè)頭部公司，為獨立的第三方RISC-V 架構(gòu) CPU IP授權(quán)公司
平頭哥半導體成立于2018年10月，為原中天微電子，后被阿里巴巴集團并購。公司主營業(yè)務為RISC-V CPU IP授權(quán)和芯片設計，并以后者為主要業(yè)務
中國臺灣的晶心科技成立于2005年，公司位于臺灣新竹，主營業(yè)務為基于RISC-V架構(gòu)的CPU IP核授權(quán)

軟件生態(tài)方面，RISC-V生態(tài)也是迅猛發(fā)展，從各種主流的編程語言（如C、C++、Golang），到主流的GCC、LLVM等編譯系統(tǒng)，到Linux與各種RTOS操作系統(tǒng)內(nèi)核，到Ubuntu、Debian等常見的操作系統(tǒng)發(fā)行版，以及容器Docker等應用軟件等等。

目前，除了各種算法庫優(yōu)化支持、Android生態(tài)以及服務器生態(tài)RISC-V還相對較弱外，其余的軟件生態(tài)基本可以滿足開發(fā)應用的需要。RISC-V花了差不多5年的時間完成了ARM過去花了二十年積累的軟件生態(tài)（1990 - 2010），就連曾經(jīng)著名的CPU廠商MIPS公司也宣布放棄MIPS架構(gòu)轉(zhuǎn)而支持蓬勃發(fā)展的RISC-V架構(gòu)。

中國也在大力投資構(gòu)建RISC-V處理器的軟件生態(tài)，中科院軟件研究所宣布正專注于針對RISC-V處理器移植和優(yōu)化Linux發(fā)行版。需要我們注意的是，RISC-V留給中國的機會窗口時間并不長，我們應該集中力量加速RISC-V企業(yè)發(fā)展。

04
Chiplet，后摩爾時代解決方案

長期以來，芯片算力和效益的提升在摩爾定律的指導下是通過砸錢就能實現(xiàn)的。但如今隨著摩爾定律的效率下降，芯片算力和效益對應的成本開始快速增長。

一方面，隨著先進制程的發(fā)展，芯片的設計成本、復雜度大幅提升；另一方面，隨著整個社會數(shù)字化、智能化程度的提升，大數(shù)據(jù)、消費電子、自動駕駛等需求正日趨多樣，芯片創(chuàng)新周期不斷壓縮，市場對定制化芯片的需求也在大幅提升。在先進制程不斷升級，摩爾定律愈發(fā)難以為繼的背景下，Chiplet宛如一場“及時雨”。

相較于以往的常規(guī)工藝，Chiplet主要帶來兩方面的改變：

一個是解決內(nèi)存帶寬跟不上處理器速度提升的問題，即“內(nèi)存墻”問題
另一個則是提高良率?；诰A級的先進封裝走線密度短，信號傳輸速率有很大提升空間，還能大大提高互連密度

總結(jié)一句話就是：將大的SoC芯片切分成多個小芯片，甚至芯粒（Chiplet），然后使用先進的封裝技術(shù)將它們連接在一起。

什么是 Chiplet 工藝？

Chiplet 俗稱芯粒，又名小芯片組。它是將一類滿足特定功能的 die，通過 die-to-die內(nèi)部互聯(lián)技術(shù)實現(xiàn)多個模塊芯片與底層基礎芯片封裝在一起，進而形成一個系統(tǒng)芯片。Chiplet 工藝的出現(xiàn)，延緩了摩爾定律失效、放緩工藝進程時間，是后摩爾時代芯片性能升級的理想解決方案。

Chiplet 是后摩爾時代提高集成度和芯片算力的重要途徑

目前，市面上主流技術(shù)為 SoC是將多個負責不同功能的電路塊通過光刻的形式，制作到同一片芯片 die 上，主要集成了 CPU、GPU、DSP、ISP 等不同功能的計算單元和諸多的接口 IP，對先進的納米工藝存在較高依賴。

相比SoC，Chiplet最核心的優(yōu)勢在于成本，包括制造成本與設計成本：

首先，在巨大算力需求下，芯片晶體管數(shù)量暴增，芯片面積也不斷擴大。Chiplet設計把大芯片分成面積更小的芯片，從而有效改善良率，減少不良率導致的成本增加
其次，SoC芯片的邏輯計算單元依賴先進制程來提高性能，其他部分通?？墒褂贸杀靖偷某墒熘瞥蹋琒oC芯片Chiplet化之后，不同芯粒可以根據(jù)需要來選擇合適的工藝制程分開制造，再通過先進封裝技術(shù)進行組裝，從而有效降低制造成本

Chiplet 技術(shù)是 SoC 集成發(fā)展到后摩爾時代后，持續(xù)提高集成度和芯片算力的重要途徑。與傳統(tǒng) SoC 對比來看，Chiplet 在功耗、上市周期以及成本等方面具有明顯優(yōu)勢，能夠有效解決納米工藝物理極限所帶來的限制。

05
Chiplet引領封裝行業(yè)新機遇

近年來芯片性能的提升主要是在芯片級。為了應對先進制程遇到的問題，產(chǎn)業(yè)界希望從單純依靠縮小晶體管特征尺寸來提高集成度的傳統(tǒng)方式，轉(zhuǎn)變到通過成本相對可控的系統(tǒng)級設計，達到和晶體管特征尺寸繼續(xù)縮小相近的系統(tǒng)級性能。這便是Chiplet、2.5/3D先進封裝等技術(shù)。

堅持Chiplet、先進封裝的代表人物，便是人稱“蔣爸”的臺積電前COO蔣尚義；堅持先進制程的，則是現(xiàn)任中芯國際聯(lián)合首席執(zhí)行官的梁孟松。

蔣尚義在“萬字自述”中，講述了他看好先進封裝的原因，“圖形芯片巨頭英偉達是我們客戶，他們之前有一個GPU搭配8個DRAM。你需要在GPU和DRAM之間來回發(fā)送很多信號。如果你看一下這個GPU和DRAM，它們之間的差距是如此之大。為什么它們隔得那么遠？因為金屬線很寬。如果離得太近，你無法把所有這些金屬線相連。正因為如此，人們愿意付出大約30%的速度和大約60%的功耗去驅(qū)動（driving）這些線?！笔Y尚義舉例稱。他同時表示，如果用硅片代替一塊PCB，就可以將GPU和DRAM并排放置，這樣其性能就會很像在同一個硅片上一樣。

功能、連接、堆疊的多樣化是先進封裝的發(fā)展方向，Bumping、TSV、RDL、Interposer等連接與延展技術(shù)作為支撐，而封裝形態(tài)向2.5D/3D、多裸晶/異質(zhì)集成演變，是實現(xiàn)Chiplet的重要支撐。

2022年3月，Chiplet 高速互聯(lián)標準——UCLE（Universal Chiplet Interconnect Express）正式推出。該項標準旨在芯片封裝層面建立全球統(tǒng)一的互聯(lián)互通標準，進而打造開放的 Chiplet 生態(tài)系統(tǒng)，共同執(zhí)行 Chiplet 規(guī)范化標準。

UCLE 將為 Chiplet 制定多種先進封裝技術(shù)，其中包括了由 Intel 主導的 EMIB 和臺積電主導的 CoWoS 兩項 2.5D封裝技術(shù)。截止目前，國內(nèi)包括芯原股份、摩爾精英、芯動科技、阿里巴巴等在內(nèi)的眾多廠商已陸續(xù)加入到 UCLE 聯(lián)盟當中，直接受益于相關技術(shù)標準。隨著國內(nèi)廠商積極融入 UCLE 生態(tài)體系，將有望在 Chiplet 工藝領域?qū)崿F(xiàn)新的突破。

目前可應用于Chiplet的封裝解決方案主要是SIP、2.5D和3D封裝。2.5D更接近兩層小洋房，3D則是大廈的形態(tài)，空間利用效率更高。

2.5D封裝技術(shù)發(fā)展已經(jīng)非常成熟，并且已廣泛應用于FPGA、CPU、GPU等芯片當中
3D封裝技術(shù)難度更高，目前由英特爾和臺積電掌握并商用

對于產(chǎn)業(yè)鏈而言，目前2.5D的Chiplet實現(xiàn)方式主要利好封裝企業(yè)：

如過去給AMD封裝的通富微電（002156.SZ），價值量相比傳統(tǒng)封裝翻倍，毛利率也更高
其次是載板企業(yè)，如興森科技（002436.SZ），目前Chiplet的2.5D工藝成品芯片面積較大、片上通信要求較高，對于載板的層數(shù)、面積需求增加，興森的ABF載板產(chǎn)線后續(xù)能得到比較大的訂單支持
然后是封測設備公司，如華峰測控（688200.SH）等

隨著底層封裝技術(shù)不斷突破，預計 2035 年全球 Chiplet 芯片市場規(guī)模有望達到 570億美元。目前，支持 Chiplet 的底層封裝技術(shù)已由 2D 技術(shù)逐步發(fā)展至 3D 技術(shù)，經(jīng)濟效益、整體性能等方面均獲得了明顯提升。

根據(jù) Omdia 數(shù)據(jù)顯示，2024 年全球 Chiplet 芯片市場規(guī)模將達到 58 億元，2035年全球市場規(guī)模有望突破 570 億美元。參考 2018 年的 6.45 億美元，2018-2035 年 CAGR高達 30.16%。

在“摩爾定律”日趨放緩的背景下，Chiplet 工藝有望成為芯片廠商未來較長一段時間內(nèi)的主要依賴手段，同時隨著支持 Chiplet 的底層封裝技術(shù)不斷突破和普及，將進一步支撐其未來成長。

06
寫在最后

IP 架構(gòu)方面：

雖然在多個廠商的推動下，RISC-V取得了長足發(fā)展。但從過往的歷史看來，任何一款架構(gòu)的普及都需要時間。

如PC時代的x86架構(gòu)統(tǒng)治了指令集架構(gòu)市場幾十年，后PC時代才迎來Arm架構(gòu)的崛起，Arm也用了幾十年，才走上了巔峰。換而言之，計算負載的變遷需要經(jīng)過一個長時間的生命周期。也就是說我們現(xiàn)在雖然已經(jīng)進入了萬物互聯(lián)時代，給RISC-V創(chuàng)造了機會，但這個新興指令集來說，也只是邁出了第一步。

Chiplet工藝方面：

對Chiplet而言，有一個不容忽視的關鍵點，即它的出現(xiàn)源自先進制程的發(fā)展遭遇瓶頸。相較不計成本地探索新工藝、新材料，Chiplet打開了一種新的思路，它不僅能降低芯片的開發(fā)成本，還能更好地把控良率。
Chiplet由多個芯片異構(gòu)集成，每個芯片只需使用最合適的工藝節(jié)點，而非所有芯片都使用最先進的工藝節(jié)點，這就能更有效地利用國內(nèi)已有的晶圓廠產(chǎn)線，降低先進工藝節(jié)點封鎖帶來的阻力，為國內(nèi)半導體行業(yè)的側(cè)面突圍提供了一個非常好的機遇。
Chiplet是一個方向，而非具體的技術(shù)，它可以使用多種封裝技術(shù)來實現(xiàn)，對國內(nèi)半導體產(chǎn)業(yè)而言，在先進制程發(fā)展受限的情況下，Chiplet帶來的最大意義在于以時間換空間。對中國來說，發(fā)展Chiplet的好處有很多。從底層邏輯上講，是在性能、制造成本、時間成本之間找平衡。
筆者堅信，隨著基于RISC-V架構(gòu) IP 的推廣以及在Chiplet工藝突破，中國芯片迎來發(fā)展的黃金十年，定會走出一條自己的破局之路。