最近，我正在研究可用于為 FPGA 供電的不同參考設(shè)計和資源。我發(fā)現(xiàn)一種設(shè)計是為了易于使用而創(chuàng)建的，使用集成電感器模塊，一種是使用分立元件而具有成本效益的設(shè)計，另一種是使用 PMBus 設(shè)備制成的設(shè)計，為工程師提供了最大的靈活性來控制和監(jiān)控每個軌道。盡管所有這些設(shè)計各不相同，但一個共同點是電源管理解決方案占用了相當(dāng)大的電路板空間，其中包括穩(wěn)壓器、LDO、復(fù)位 IC、定序器、功率級等。

今天，我將討論每位工程師在為您的 FPGA 供電時所面臨的挑戰(zhàn)：隨著 負(fù)載數(shù)量的增加，電源解決方案的占位面積會不斷增加。

有幾種創(chuàng)新和創(chuàng)造性的方法可以減少電源解決方案的占用空間，但是，現(xiàn)在我將專注于集成的力量 ——即具有集成功能的多輸出穩(wěn)壓器。另一種減少占地面積的戰(zhàn)術(shù)方法是盡可能使用負(fù)載開關(guān)，以最大限度地降低成本和尺寸。

在為包含 FPGA 的解決方案供電時，您需要多個具有不同負(fù)載的輸出電壓軌。其中相當(dāng)多的電源軌需要根據(jù)系統(tǒng)要求和 FPGA 需求按順序(按順序)加電和斷電。為這種電源解決方案減少電路板空間的一種簡單方法是使用高度集成的設(shè)備，例如電源管理集成電路 (PMIC)。

PMIC 的復(fù)雜程度各不相同，從多輸出穩(wěn)壓器(雙路、三路等)到電源良好、啟用、軟啟動、電壓監(jiān)控、LDO、OCP、OVP 等功能的集成?？梢詫崿F(xiàn)集成使能 和電源良好 引腳的有效級聯(lián)，以實現(xiàn)類似于下圖所示的序列，而無需外部定序器。雖然，如果需要高度復(fù)雜性，建議使用外部定序器。

使用外部定序器 UCD90120A 通過 Digital Fusion GUI 對 FPGA 進(jìn)行電源排序。

UCD90120A 是一款 12 軌 PMBus/I2C 可尋址電源排序器和監(jiān)視器。該器件集成了一個12位ADC， 此ADC可監(jiān)視多達(dá) 12個電源電壓輸入。 26個GPIO引腳可被用于電源啟用，加電復(fù)位信號，外部中斷，級聯(lián)，或者其它系統(tǒng)功能。這些引腳中的12個引腳提供PWM功能。憑借這些引腳，UCD90120A 支持裕度調(diào)節(jié)以及通用 PWM 功能。

運用引腳選擇電壓軌狀態(tài)功能可實現(xiàn)特定的電源狀態(tài)。該功能允許使用多達(dá)3個GPI來啟用和停用任意電壓軌。對于執(zhí)行系統(tǒng)低功耗模式及用于硬件設(shè)備的高級配置和電源接口 (ACPI) 規(guī)范而言，這一點是很有用處的。

這個TI的 融合數(shù)字電源?設(shè)計人員軟件用于器件配置。這款基于PC的圖形用戶界面 (GUI) 提供了一種用于配置，存儲和監(jiān)視所有系統(tǒng)操作參數(shù)的直觀界面。

特性

· 可對12個電壓軌進(jìn)行監(jiān)視及排序

o 所有電壓軌每400μs進(jìn)行一次采樣

o 具有2.5V，0.5% 內(nèi)部 VREF 的12位 ADC

o 排序基于時間，電壓軌及引腳相關(guān)性

o 每個監(jiān)控器具有 4 個可編程欠壓和過壓閾值

· 每個監(jiān)視器可提供非易失性誤差及峰值日志記錄 (多達(dá)12個故障詳細(xì)表目)

· 針對10個電壓軌的閉環(huán)裕度調(diào)節(jié)能力

o 裕度輸出可調(diào)節(jié)軌電壓以匹配用戶定義的裕度閾值

· 可編程的看門狗計時器和系統(tǒng)復(fù)位

· 靈活的數(shù)字 I/O 配置

· 引腳選擇電壓軌狀態(tài)

· 多相位 PWM 時鐘發(fā)生器

o 時鐘頻率為 15.259kHz 至

125MHz

o 能夠為同步開關(guān)模式電源配置獨立的時鐘輸出

· JTAG和I2C/SMBus/PMBus?接口

盡管 PMIC 非常適合在空間受限的應(yīng)用中為 FPGA 供電，但使用 PMIC 的一個缺點是您有一個集中式 PMIC，其跟蹤運行到每個負(fù)載，這可能會拾取噪聲和抖動。通過遵循本應(yīng)用筆記中提供的布局注意事項、有效使用噪聲過濾電路或適當(dāng)使用低噪聲/高 PSRR LDO，可以最大限度地減少這一缺點。

選擇 PMIC 為 FPGA 供電時的考慮因素

首先： 輸入/輸出電壓額定值和 PMIC 中每個電源軌的負(fù)載電流。

第二： 開關(guān)頻率和開關(guān)穩(wěn)壓器拓?fù)?，因為這會影響直流電源軌上的紋波噪聲，進(jìn)而影響 FPGA 的運行。(如果您對此主題有更多問題，請在下面的評論中留下您的反饋，我可以在我即將發(fā)布的博客中解決這些問題。)

其他考慮因素： PMIC 封裝的熱性能以及該 PMIC 的復(fù)雜程度。PMIC 的復(fù)雜程度有助于消除對復(fù)位 IC、定序器、LDO 等外部組件的需求。

FPGA 的理想 PMIC 會因每個工程師的設(shè)計而異，具體取決于電源要求。此鏈接是查看不同 PMIC 的良好起點，這些 PMIC 可幫助減少電源解決方案的占用空間。