存儲器是容量數據處理電路的重要組成部分。隨著數據處理技術的進一步發(fā)展，對于存儲器的容量和性能提出了越來越高的要求。同步動態(tài)隨機存儲器SDRAM(Synchronous Dynamic Random Access Memory)因其容量大、讀寫速度快、支持突發(fā)式讀寫及相對低廉的價格而得到了廣泛的應用。SDRAM的控制比較復雜，其接口電路設計是關鍵。

RAM又分動態(tài)存儲器(DRAM，DYNAMIC RAM)和靜態(tài)存儲器(SRAM，STATIC RAM)。SRAM是利用雙穩(wěn)態(tài)觸發(fā)器來保存信息的，只要不斷電，信息是不會丟失的，所以謂之靜態(tài);DRAM利用MOS (金屬氧化物半導體)電容存儲電荷來儲存信息，大家都知道，電容是會漏電的，所以必須通過不停的給電容充電來維持信息，這個充電的過程叫再生或刷新(REFRESH)。由于電容的充放電是需要相對較長的時間的，DRAM的速度要慢于SRAM。但SRAM免刷新的優(yōu)點需要較復雜的電路支持，如一個典型的SRAM的存儲單元需要六個晶體管(三極管)構成，而DRAM的一個存儲單元最初需要三個晶體管和一個電容，后來經過改進，就只需要一個晶體管和一個電容了。由此可見，DRAM的成本、集成度、功耗等明顯優(yōu)于SRAM。

(一) DRAM

DRAM就是我們常說的內存，這顯然就是狹義的內存概念了。后面我們說的內存也是這個狹義的概念--DRAM。常見的DRAM有許多規(guī)格，如FPM DRAM 、EDO DRAM、BEDO DRAM、SDRAM、DDR SDRAM、SLDRAM、RDRAM、DIRECT RDRAM等。

1. FPM DRAM(FAST PAGE MODE DRAM，快速頁模式DRAM)

傳統(tǒng)的DRAM在存取一個BIT的數據時，必須送出行地址和列地址各一次才能讀寫數據。FRM DRAM對此做了改進，在觸發(fā)了行地址后，如果CPU需要的地址在同一行內，則可以連續(xù)輸出列地址而不必再輸出行地址了。由于一般的程序和數據在內存中排列的地址是連續(xù)的，這種情況下輸出行地址后連續(xù)輸出列地址就可以得到所需要的數據。因此FPM DRAM的設計可以提高內存的傳輸速率。在96年以前，在486時代和PENTIUM時代的初期，FPM DRAM被大量使用。

2. EDO DRAM(EXTENDED DATA OUT DRAM，擴充數據輸出DRAM)

傳統(tǒng)的DRAM和FPM DRAM 在存取每一BIT 數據時必須輸出行地址和列地址并使其穩(wěn)定一段時間，然后才能讀寫有效的數據。而下一個BIT的地址必須等待這次讀寫操作完成才能輸出。EDO DRAM對FPM DRAM 的改進主要是縮短等待輸出地址的時間。EDO DRAM不必等待資料的讀寫操作是否完成，只要規(guī)定的有效時間一到就可以準備輸出下一個地址，由此可以減小等待時間。從另一個角度說，EDO DRAM 在讀寫數據的同時進行下一地址的準備工作，提高了工作效率。后期的486系統(tǒng)開始支持EDO DRAM，到96年后期，EDO DRAM開始執(zhí)行。

3. BEDO DRAM (BURST EDO DRAM ，突發(fā)式EDO DRAM)

BEDO DRAM是突發(fā)式的讀取方式，也就是當一個數據地址被送出后，剩下的三個數據每一個都只需要一個周期就能讀取。BEDO 的主要加強之處是在芯片上增加了一個地址計數器來追蹤下一個地址。BEDO DRAM可以一次存取一批數據而EDO DRAM只能存取一組數據，所以BEDO DRAM比EDO DRAM更快。但BEDO DRAM 在內存市場上只是曇花一現，只有很少的主板支持(如VIA APOLLO VP2)，很快就被DRAM替代了。

4. SDRAM(SYNCHRONOUS DRAM)

SDRAM 的最大特點就是可以與CPU的外頻同步，可以取消等待周期，減少了數據傳輸的延遲。而此前的DRAM 都使用異步方式工作，由于沒有與系統(tǒng)的外頻同步，在存取數據時，系統(tǒng)必須等待若干時序才能接受和送出數據，如SDRAM可以使存儲器控制器知道在哪一個時鐘脈沖周期使數據請求使能，因此數據可在脈沖沿來到之前便開始傳輸，而EDO DRAM每隔2時鐘才開始傳輸，FPM DRAM每隔3個時鐘脈沖周期才開始傳輸，從而制約了傳輸率。當CPU的頻率越來越高后，異步DRAM的數據傳輸率就成為系統(tǒng)的瓶頸，而且，隨著頻率的提高，異步DRAM與SDRAM的性能差距會越來越大。

對DRAM而言，除了容量，最重要的指標就是速度了。一般FPM DRAM和EDO DRAM的速度在0~70ns之間，SDRAM的速度在10 ns左右。由于SDRAM的工作速度與系統(tǒng)的外頻保持一致，所以SDRAM的速度標識可以換算成工作頻率，如100 ns的SDRAM的頻率是1 s/10 ns=100 MHz，同理，8 ns的SDRAM的工作頻率是125 MHz，12 ns的SDRAM 的工作頻率是83 MHz，15ns的SDRAM的工作頻率是66 MHz。由于目前流行的是PC100的SDRAM，讀者在采購內存時絕大多數希望選購符合PC100規(guī)范的SDRAM。PC100規(guī)格非常復雜，我們應該了解的部分主要是內存條上應帶SPD，內存工作頻率為100 MHz時，CL應為2或3個clk，最好為2 clk，tAC必須不超過6 ns等。

除了以上PC100規(guī)范要求的一些性能指標外，一個真正的發(fā)燒友還應該關心一下SDRAM芯片其他幾個很重要的指標：如芯片的輸出位寬、功耗(電壓)等，因為這些指標也決定了內存的超頻潛力--給內存超頻的時候還是很多的，即使不超頻，性能好的內存也意味著更高的穩(wěn)定裕度和更好的升級潛力。

(二) SRAM

SRAM的速度快但昂貴，一般用小容量的SRAM作為更高速CPU和較低速DRAM 之間的緩存(cache).SRAM也有許多種，如AsyncSRAM (Asynchronous SRAM,異步SRAM)、Sync SRAM (Synchronous SRAM,同步SRAM)、PBSRAM (Pipelined Burst SRAM,管道突發(fā)SRAM)，還有INTEL沒有公布細節(jié)的CSRAM等。

SRAM是英文Static RAM的縮寫，它是一種具有靜止存取功能的內存，不需要刷新電路即能保存它內部存儲的數據。不像DRAM內存那樣需要刷新電路，每隔一段時間，固定要對DRAM刷新充電一次，否則內部的數據即會消失，因此SRAM具有較高的性能，但是SRAM也有它的缺點，即它的集成度較低，相同容量的DRAM內存可以設計為較小的體積，但是SRAM卻需要很大的體積，所以在主板上SRAM存儲器要占用一部分面積，在主板上哪些是SRAM呢?

一種是置于CPU與主存間的高速緩存，它有兩種規(guī)格：一種是固定在主板上的高速緩存(Cache Memory );另一種是插在卡槽上的COAST(Cache On A Stick)擴充用的高速緩存，另外在CMOS芯片1468l8的電路里，它的內部也有較小容量的128字節(jié)SRAM，存儲我們所設置的配置數據。還有為了加速CPU內部數據的傳送，自80486CPU起，在CPU的內部也設計有高速緩存，故在Pentium CPU就有所謂的L1 Cache(一級高速緩存)和L2Cache(二級高速緩存)的名詞，一般L1 Cache是內建在CPU的內部，L2 Cache是設計在CPU的外部，但是Pentium Pro把L1和L2 Cache同時設計在CPU的內部，故Pentium Pro的體積較大。最新的Pentium II又把L2 Cache移至CPU內核之外的黑盒子里。SRAM顯然速度快，不需要刷新的*作，但是也有另外的缺點，就是價格高，體積大，所以在主板上還不能作為用量較大的主存?，F將它的特點歸納如下：

◎優(yōu)點，速度快，不必配合內存刷新電路，可提高整體的工作效率。

◎缺點，集成度低，功耗較大，相同的容量體積較大，而且價格較高，少量用于關鍵性系統(tǒng)以提高效率。

◎SRAM使用的系統(tǒng)：

○CPU與主存之間的高速緩存。

○CPU內部的L1/L2或外部的L2高速緩存。

○CPU外部擴充用的COAST高速緩存。

○CMOS 146818芯片(RT&CMOS SRAM)。

廣義的內存分為隨機存儲器(RAM，RANDOM ACCESS MEMORY)和只讀存儲器(ROM，READ ONLY MEMORY)。

SDRAM(synchronous dynamic random-access memory)即同步動態(tài)隨機存取內存。在介紹SDRAM前，我們先了解下DRAM(Dynamic random-access memory)，DRAR中文譯為動態(tài)隨機存取內存，也叫動態(tài)隨機存取器，為什么叫動態(tài)隨機存取器，原因是它的實現原理跟靜態(tài)存儲器SRAM不一樣，DRAM是在芯片里集成很多個陣列的電容，DRAM存儲二進制數據0和1就是通過給這些陣充放電荷實現。一個簡單的單個DRAM存儲單元示例圖如下圖所示。

單個DRAM單元實現電容充放電原理

電容C用來存儲電荷，信號WRITE 1、WRITE 0控制開關晶體管Q1和Q2給電容充電和放電，實現二進制1和0存儲。信號READ控制開關晶體管打開把電容C接到數據線DATA上，芯片內部處理電路通過讀取DATA線上的電壓信號來判斷DRAM存儲單元存儲的數據為二進制1還是0。

從原理上去看DRAM實現數據存取很完美，但實際芯片按照上面的原理做好電路后，開關晶體管和電容本身都會有漏電流。漏電流會導致一個特別糟糕的情況，電容存儲的電荷會慢慢通過漏電流方式流失掉，當電荷流失到一定的量后，內部電路讀取電容的電壓去判斷數據時，就不能正確判斷為二進制1了，這種情況下數據是錯誤。這樣的錯誤肯定是不允許發(fā)生的，解決辦法是通過定時刷新方式給電容充電，保證電容存儲的電荷量穩(wěn)定在理想的狀態(tài)。因為這樣的過程是一個一直的動態(tài)過程，動態(tài)隨機存取器的名稱由此而來。而SDRAM是DRAM的一種操作方式，如下圖所示，SDRAM讀寫數據時，是通過在時鐘的上升沿同步獲取控制、數據信號，所以叫做同步動態(tài)隨機存取器。

SDRAM在時鐘CLK上升沿時同步獲取控制、數據信號

DRAM和SRAM優(yōu)缺點：

1. SRAM讀寫速度快，DRAM讀寫速度慢。

2. SRAM耗電量低，DRAM耗電量大。

3. SRAM制造成本高，容量低，DRAM制造成本低，容量大。

SDRAM接口信號

SDRAM主要信號如下(256Mb容量示例)：

A0-A11: 地址信號。

BA0-BA1: Bank選擇信號。

DQM0-DQM3: 讀寫數據掩碼控制信號。

DQ0-DQ31: 數據信號。

CKE: 時鐘使能信號。

CLK: 時鐘信號。

CS: 片選信號。

CAS: 列地址選通控制信號。

RAS: 行地址選通控制信號。

WE: 寫使能信號。

在上述羅列的信號中，A0-A11、BA0-BA1、CKE、CS、CAS、RAS、WE的不同組合，可以構成不同的Command如下圖所示。

DRAM Commad真值表

從上圖可以看到，DQ0-DQ31和DQM0-DQM3不參與組合成Command。這里說明下，DQMx是讀寫數據掩碼信號，用于控制數據讀寫使能對應Byte的。它們的控制關系是DQM0控制DQ0-DQ7，DQM1控制DQ8-DQ15，以此類推。知道數據信號DQ0-DQ31不參與組合成Command后，在硬件設計的Layout階段時，有時數據線不好走線，可以通過調換組內數據線來解決數據線Layout難度大問題。注意這里說的組內調換是單個Byte內的信號，DQ0-DQ7為一組，DQ8-DQ15為一組，以此類推，不能跨組調換，跨組調換讀寫數據就錯誤了。

這里介紹的組內數據線調換不影響數據的正確性，可能會有很多人困惑，我做了個圖如下說明解釋。如下圖中，左側為主控信號，右側為DRAM。主控要寫數據0x0F到DRAM中，因為數據線在DRAM端被調換了，所以實際到DRAM內的數據變?yōu)?x1D。這樣看像是數據錯了，但我們再看主控從DRAM讀數據的情況，主控讀數據時，DRAM內的0x1D順著信號線原路返回，變成了0x0F，錯錯得正。所以DRAM信號線組內調線序不影響數據讀寫錯誤，但不能跨組調，不能跨組調的原因是即使有錯錯得正的邏輯，但是如果DQM信號沒有使能對應的Byte，那就會導致數據缺失，所以必然出錯。

在DRAM端做數據組內調換，不影響主控讀寫數據的正確性

當然，組內數據可調的這個思路，放在DDR3、DDR4等都可以的，但還是要先看DRAM規(guī)格書，確定數據線不參與任何Command組合，如果參與了就不能調，比如有的廠家的LPDDR就用了數據線來做Command。

STM32上的SDRAM電路設計

參考ST評估板MB1219的SDRAM部分電路如下，STM32使用SDRAM的目的是擴充芯片內存，由FMC接口控制，電路沒什么復雜的，設計時注意了解各個信號的作用，然后參考規(guī)格書把信號一一對應連接上即可。評估板MB1219使用的主控是STM32F769NI，參考STM32F7xx規(guī)格書第86頁的Table 12. FMC pin definition的SDRAM欄，有詳細的信號定義。下圖中的BA0和BA1接的信號為A14和A15，這里沒有錯，是ST工程師在設計評估板時，FMC總線上還掛了SRAM和Nor Flash，而A14和A15是SRAM和Nor Flash的，但對應SDRAM實際為BA0和BA1。

SDRAM參考設計電路

完成原理圖設計，后面剩下的是大家比較關心的Layout要不要做信號線等長的問題，這個問題在網上一直是很多人熱衷討論的一個問題，各有說法。其實對于SDRAM，只要走線不會長度差得特別離譜，比如差不多十幾個厘米這樣的，不等長影響不會很大，但如果PCB空間資源足夠的話建議按照500mil的規(guī)則做等長。如下圖ST的評估板MB1219就做了等長。