電子術(shù)語“數(shù)字”表示以兩種狀態(tài)的形式產(chǎn)生、處理或存儲數(shù)據(jù)。這兩種狀態(tài)可以表示為HIGH或LOW，正或非正，設(shè)置或重置，最終是二進(jìn)制的。高為1，低為0，因此數(shù)字技術(shù)表示為一系列0和1。例如011010，其中每個術(shù)語代表一個單獨(dú)的狀態(tài)。因此，這種鎖存過程在硬件中是使用某些組件完成的，如鎖存或觸發(fā)器、多路復(fù)用器、解路復(fù)用器、編碼器、解碼器等統(tǒng)稱為順序邏輯電路。

所以，我們要討論的是觸發(fā)器，也被稱為鎖存器。鎖存器也可以理解為雙穩(wěn)多振器，即兩種穩(wěn)定狀態(tài)。一般來說，這些鎖存器電路可以是高激活或低激活，它們可以分別由高或低信號觸發(fā)。

觸發(fā)器的常見類型有：

1.RS觸發(fā)器(RESET-SET)

2.D觸發(fā)器(數(shù)據(jù))

3.JK觸發(fā)器(Jack-Kilby)

4.T型觸發(fā)器(切換)

在上述類型中，只有JK和D觸發(fā)器具有集成IC形式，并且在大多數(shù)應(yīng)用中得到廣泛應(yīng)用。在這篇文章中，我們將討論T Flip Flop。

T觸發(fā)器:

觸發(fā)器的名稱是根據(jù)開關(guān)操作的性質(zhì)來命名的。T觸發(fā)器的主要應(yīng)用是計(jì)數(shù)器和控制電路。T觸發(fā)器是JK觸發(fā)器的改進(jìn)形式，使其工作在切換區(qū)域。

當(dāng)時鐘信號為LOW時，輸入永遠(yuǎn)不會影響輸出狀態(tài)。時鐘必須高，輸入才會激活。因此，T觸發(fā)器是一個受控的雙穩(wěn)定鎖存器，其中時鐘信號是控制信號。因此，基于下面討論的輸入，輸出具有兩個穩(wěn)定狀態(tài)。

T觸發(fā)器邏輯圖

如你所知，觸發(fā)器或鎖存器是由多個邏輯門組成的。這是一個T觸發(fā)器的邏輯圖，它基本上是用一些NAND門創(chuàng)建的。T觸發(fā)器的基本構(gòu)造與JK觸發(fā)器幾乎相同。唯一的區(qū)別是J和K的輸入連接在一起形成T的輸入。

T字拖的真值表：

T表示輸入，而Q和Q '表示觸發(fā)器的輸出狀態(tài)。RESET輸入用于將輸出重置為默認(rèn)狀態(tài)，而不考慮時鐘或T輸入。在正常操作期間，RESET引腳保持高電平。在此期間，輸出將根據(jù)具有相應(yīng)時鐘脈沖的T輸入進(jìn)行切換。但是，需要考慮的重要事情是，所有這些都只能在時鐘信號存在的情況下發(fā)生。這與SR觸發(fā)器和JK觸發(fā)器的互補(bǔ)輸入不同。這只有切換功能。

T觸發(fā)器激勵表

勵磁表說明了觸發(fā)器從當(dāng)前狀態(tài)進(jìn)入下一個狀態(tài)所需的勵磁。這是T觸發(fā)器的激勵表。這里，當(dāng)T = 0時，Qt+1與輸入Q相同，當(dāng)T = 1時，Qt+1是輸入Q的補(bǔ)。

復(fù)位：復(fù)位引腳必須為高電平。所有的引腳將在復(fù)位引腳低時變得不活躍。因此，這個大頭針總是向上拉，只有在需要的時候才能向下拉。

D和T觸發(fā)器比較

D觸發(fā)器和T觸發(fā)器在數(shù)字電路中有不同的用途，它們的主要區(qū)別在于它們的工作模式。D觸發(fā)器很簡單，用于存儲數(shù)據(jù)。當(dāng)時鐘脈沖發(fā)生時，它捕獲D輸入處的值，并將該值保持為輸出，直到下一個時鐘脈沖出現(xiàn)。這個特性使D觸發(fā)器成為寄存器、移位寄存器和各種其他存儲設(shè)備的基本構(gòu)建塊，因?yàn)樗煽康卮鎯蝹€數(shù)據(jù)位。另一方面，T觸發(fā)器設(shè)計(jì)用于切換其輸出狀態(tài)。對于每個時鐘脈沖，如果T輸入為HIGH，則輸出狀態(tài)改變或切換。如果輸入T為LOW，輸出保持不變。這種行為使得T觸發(fā)器在需要切換功能的計(jì)數(shù)器和控制電路等應(yīng)用中特別有用。本質(zhì)上，D觸發(fā)器作為數(shù)據(jù)鎖存器，捕獲并保持一些數(shù)據(jù)，T觸發(fā)器作為受控逆變器，僅在T輸入觸發(fā)時改變其狀態(tài)。

D觸發(fā)器到T觸發(fā)器的轉(zhuǎn)換

將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器的最簡單方法是在D輸入端添加一個異或門。如下圖所示，異或門的一個輸入由T輸入饋送，而另一個輸入由輸出驅(qū)動。

JK觸發(fā)器使用T觸發(fā)器

就像我們用T觸發(fā)器創(chuàng)建D觸發(fā)器一樣，我們也可以用同樣的T觸發(fā)器創(chuàng)建JK觸發(fā)器。在輸入中，我們增加了兩個與門，每個與門的一個輸入連接到J和K輸入，而其他輸入連接到輸出Q和四面Q。然后將這些與的輸出送入或門。然后輸入T由這個或門的輸出饋送。

T觸發(fā)器使用JK觸發(fā)器

使用JK觸發(fā)器創(chuàng)建T觸發(fā)器非常簡單。我們要做的就是把J和K的輸入連接起來。這里我們使用了MC74HC73A(帶RESET的雙jk型觸發(fā)器)。這是一個14針的封裝，里面包含2個獨(dú)立的JK觸發(fā)器。引腳圖和每個引腳的作用如下所示。

使用的IC是MC74HC73A(帶RESET的雙jk型觸發(fā)器)。這是一個14針封裝，其中包含2個獨(dú)立的JK觸發(fā)器。以上是引腳圖和相應(yīng)的引腳說明。J和K輸入將被縮短并用作T輸入。

組件要求:

1.MC74HC73A(雙JK觸發(fā)器)- 1號

2.LM7805 - 1No

3.觸覺開關(guān)- 3號

4.9V電池- 1No

5.LED(綠色- 1;紅色- 1)

6.電阻器(1k?- 3;220 k?2)

7.電路試驗(yàn)板

8.連接電線

T觸發(fā)器電路示意圖及說明：

IC電源VDD范圍為0 ~ +7V，數(shù)據(jù)見數(shù)據(jù)表。下面的快照顯示了它。我們還在輸出端使用了LED，電源被限制在5V，以控制電源電壓和直流輸出電壓。我們使用LM7805穩(wěn)壓器來限制LED電壓。

T字觸發(fā)器的實(shí)際演示：

按鈕T(切換)，R(復(fù)位)，CLK(時鐘)是T觸發(fā)器的輸入。兩個led Q和Q '表示觸發(fā)器的輸出狀態(tài)。9V電池作為穩(wěn)壓器LM7805的輸入。因此，穩(wěn)壓的5V輸出用作IC的Vcc和引腳電源。因此，對于T處的HIGH和LOW輸入，可以通過LED Q和Q '看到相應(yīng)的輸出。

引腳T， CLK通常是向下拉，引腳R是向上拉。因此，默認(rèn)輸入狀態(tài)將在所有引腳上為LOW，除了正常操作時處于高狀態(tài)的R。因此，根據(jù)真值表的初始狀態(tài)如下所示。Q = 1, Q ' = 0。所使用的led使用220歐姆電阻限制電流。

注意：由于時鐘是高到低邊緣觸發(fā)，兩個輸入按鈕都應(yīng)按下并保持直到釋放時鐘按鈕。

下面我們描述了使用ICMC74HC73A的面包板電路的T觸發(fā)器的各種狀態(tài)。

狀態(tài)1:

時鐘-高;T - 1;R - 1;Q/Q ' -切換兩種狀態(tài)。

對于T和時鐘的狀態(tài)1 HIGH輸入，紅色和綠色led為每個時鐘脈沖(HIGH到LOW邊緣)交替發(fā)光，指示切換動作。輸出從前一個狀態(tài)切換到另一個狀態(tài)，這個過程對每個時鐘脈沖繼續(xù)進(jìn)行，如下所示。

對于T=1的第一個時鐘脈沖

對于T=1的第二個時鐘脈沖

狀態(tài)2:

時鐘-低;T - 0;R - 1;Q - 0;Q ' - 1

狀態(tài)2的輸出表明，在這種狀態(tài)下，輸入的變化不受影響。輸出紅色led發(fā)光，指示Q '為高，綠色led顯示Q為低。這種狀態(tài)是穩(wěn)定的，并保持在那里，直到下一個時鐘和輸入與復(fù)位作為高脈沖應(yīng)用。

狀態(tài)3：剩余狀態(tài)為無變化狀態(tài)，在此期間輸出將類似于以前的輸出狀態(tài)。更改不會影響輸出狀態(tài)，您可以使用上面給出的真值表進(jìn)行驗(yàn)證。

本文編譯自circuitdigest