CXL高速互聯(lián)協(xié)議，旨在提供更高的數(shù)據(jù)吞吐量和更低的延遲，以滿足現(xiàn)代計(jì)算和存儲(chǔ)系統(tǒng)的需求。為增進(jìn)大家對(duì)CXL高速互聯(lián)協(xié)議的認(rèn)識(shí)，本文將對(duì)CXL高速互聯(lián)協(xié)議、CXL高速互聯(lián)協(xié)議的關(guān)鍵特征予以介紹。如果你對(duì)CXL高速互聯(lián)協(xié)議具有興趣，不妨繼續(xù)往下閱讀哦。

一、CXL高速互聯(lián)協(xié)議介紹

CXL的目標(biāo)：解決CPU和設(shè)備、設(shè)備和設(shè)備之間的內(nèi)存鴻溝。服務(wù)器有巨大的內(nèi)存池和數(shù)量龐大的基于PCIe運(yùn)算加速器，每個(gè)上面都有很大的內(nèi)存。內(nèi)存的分割已經(jīng)造成巨大的浪費(fèi)、不便和性能下降。CXL就是為解決這個(gè)問題而誕生。

CXL技術(shù)的背景可以追溯到PCIe (Peripheral Component Interconnect Express) 技術(shù)，PCIe是用于連接計(jì)算機(jī)內(nèi)部組件的一種標(biāo)準(zhǔn)接口技術(shù)。PCIe設(shè)備可以發(fā)起一個(gè)DMA來訪問內(nèi)存，只要知道目標(biāo)物理地址即可。在CXL之前就有以IBM牽頭的OpenCAPI，ARM為代表支持的CCIX，AMD等支持的GenZ和Nvidia自行提出的Nvlink等等多種協(xié)議。雖然PCIe已經(jīng)有了很多改進(jìn)，但其難以滿足現(xiàn)代計(jì)算機(jī)處理器和加速器之間的高帶寬、低延遲通信需求。于是，CXL技術(shù)應(yīng)運(yùn)而生。

CXL技術(shù)的應(yīng)用場景非常廣泛，其中包括數(shù)據(jù)中心、人工智能和處理器互聯(lián)等領(lǐng)域。在數(shù)據(jù)中心領(lǐng)域，CXL技術(shù)可以將不同的計(jì)算和存儲(chǔ)資源進(jìn)行互聯(lián)，提高系統(tǒng)性能和效率。在人工智能領(lǐng)域，CXL技術(shù)可以使GPU和FPGA等加速器更好地與主處理器進(jìn)行協(xié)作，提高AI模型訓(xùn)練和推理的速度。在處理器互聯(lián)方面，CXL技術(shù)可以實(shí)現(xiàn)不同廠商的處理器之間的互聯(lián)，提高系統(tǒng)的整體性能和靈活性。

二、CXL的關(guān)鍵特征

自2019年首次發(fā)布以來，CXL在過去幾年里已經(jīng)演進(jìn)到了CXL 3.1標(biāo)準(zhǔn)。在適用范圍方面，也從一開始的僅支持有限功能，增加到對(duì)橫向擴(kuò)展 CXL 進(jìn)行了額外的結(jié)構(gòu)改進(jìn)、新的可信執(zhí)行環(huán)境增強(qiáng)以及內(nèi)存擴(kuò)展器的改進(jìn)。

具體而言，CXL擁有以下三個(gè)關(guān)鍵特征：

1.統(tǒng)一的內(nèi)存模型：

CXL支持三種協(xié)議，分別是CXL.io、CXL.cache和CXL.memory。其中CXL.io主要用于傳統(tǒng)的I/O操作，與PCIe類似；CXL.cache和CXL.memory則提供了緩存一致性和內(nèi)存訪問能力，使得CPU與加速器或內(nèi)存擴(kuò)展設(shè)備之間能夠共享和一致性地訪問內(nèi)存。這對(duì)于加速器（如GPU、FPGA）而言尤為重要，因?yàn)樗鼈兛梢愿行У卦L問系統(tǒng)內(nèi)存，而不必通過緩慢的I/O通道。

2.緩存一致性：

CXL允許處理器和外部設(shè)備（如加速器）共享相同的內(nèi)存空間，并保持緩存的一致性。這意味著數(shù)據(jù)在不同設(shè)備之間傳輸時(shí)不需要頻繁復(fù)制或同步，從而提高了性能。

3.高帶寬低延遲：

通過優(yōu)化的協(xié)議棧，CXL在維持高帶寬的同時(shí)還能提供低延遲的通信。這使得其在需要快速數(shù)據(jù)交換的應(yīng)用中非常適合，如AI加速、數(shù)據(jù)分析等。相比于傳統(tǒng)的基于RDMA的分解內(nèi)存架構(gòu)，CXL可以實(shí)現(xiàn)納秒級(jí)的低延遲，相比于NVDIMM的非易失性內(nèi)存，其時(shí)延也低幾個(gè)數(shù)量級(jí)。

“與其他互聯(lián)協(xié)議不一樣，CXL的關(guān)鍵差異點(diǎn)就在于其硬件支持cache coherency。”英特爾數(shù)據(jù)中心和人工智能集團(tuán)至強(qiáng)客戶解決方案事業(yè)部總經(jīng)理李亞東在介紹CXL時(shí)強(qiáng)調(diào)。也正是因?yàn)榫邆溥@樣的特性，CXL可以實(shí)現(xiàn)CPU與加速器或內(nèi)存擴(kuò)展設(shè)備之間能夠共享和一致性地訪問內(nèi)存，真正實(shí)現(xiàn)機(jī)架級(jí)的分解內(nèi)存解耦架構(gòu)。“除了CXL協(xié)議最初設(shè)想的用于CPU-GPU互相以cacheline顆粒度互相訪問對(duì)方內(nèi)存并可緩存，CXL還能很好地解決LLM時(shí)代內(nèi)存容量、成本、利用率等挑戰(zhàn)?！崩顏問|接著說。

據(jù)負(fù)責(zé)維護(hù)CXL標(biāo)準(zhǔn)的CXL聯(lián)盟介紹，如上圖所示，CXL有三種典型用例。知名分析機(jī)構(gòu)Yole更是樂觀預(yù)期，到 2028 年，CXL 市場總收入將增長到 150 億美元以上。其中，DRAM 將構(gòu)成 CXL 市場收入的大部分，到 2028 年市場收入將超過 120 億美元。除此以外，CXL 控制器和CXL交換機(jī)也將在市場中迅速發(fā)展。

有見及此，越來越多的廠商加入了CXL聯(lián)盟，以抓住這個(gè)由服務(wù)器和互聯(lián)新協(xié)議帶來的新機(jī)遇。

以上便是此次帶來的CXL高速互聯(lián)協(xié)議相關(guān)內(nèi)容，通過本文，希望大家對(duì)CXL高速互聯(lián)協(xié)議已經(jīng)具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!