在半導(dǎo)體制造領(lǐng)域，金屬互連材料的處理工藝對芯片性能與精度起著決定性作用。隨著摩爾定律的推進(jìn)，芯片尺寸不斷縮小，集成度越來越高，鋁互連的局限性逐漸顯現(xiàn)，如較大的 RC 延遲、電子遷移導(dǎo)致的器件可靠性下降等問題日益突出。在這樣的背景下，銅以其優(yōu)異的性能脫穎而出，成為新一代金屬互聯(lián)材料的首選。

銅具備諸多優(yōu)勢，較低的電阻率使其有助于降低 RC 延遲，有效減少信號傳輸延遲，從而提升芯片工作速度;在高頻工作條件下，銅的寄生效應(yīng)更少，且電遷移抗性更高，能夠顯著延長芯片的使用壽命。但在銅互連技術(shù)中，如何去除多余的銅成為關(guān)鍵難題。目前，化學(xué)機(jī)械研磨(CMP)是半導(dǎo)體工藝中去除多余銅的主要方法，而非刻蝕方法，這背后有著多方面的原因。

CMP 和刻蝕工藝介紹

CMP 利用研磨液的機(jī)械研磨和化學(xué)腐蝕交互作用實(shí)現(xiàn)全局平坦化。其原理是，研磨液中的氧化劑(如高鈰等)先將金屬銅氧化為一價(jià)銅或二價(jià)銅離子，隨后研磨粒子(如氧化硅、氧化鈰復(fù)合物等)發(fā)揮機(jī)械作用，將氧化后的銅離子去除，如此循環(huán)達(dá)成平坦化效果。在實(shí)際操作中，需綜合考慮研磨粒子的種類與特性、氧化劑的氧化能力與穩(wěn)定性、絡(luò)合劑對金屬離子的絡(luò)合作用等因素，以確保銅與介質(zhì)層的研磨速率達(dá)到平衡，避免出現(xiàn)碟型凹陷等問題，實(shí)現(xiàn)全局高度平坦化。

刻蝕工藝旨在有選擇性地移除不需要的材料以創(chuàng)建微細(xì)圖案，涉及 “選擇比”“刻蝕方向選擇性”“刻蝕速率” 等關(guān)鍵概念?？涛g工藝可分為濕刻蝕和干刻蝕。濕刻蝕刻蝕速率快且選擇比高，但準(zhǔn)確度較差，光刻膠背面受保護(hù)部分也可能被腐蝕，不適用于制作半導(dǎo)體核心層;干刻蝕包括采用化學(xué)反應(yīng)的等向性刻蝕和采用物理反應(yīng)的非等向性刻蝕，實(shí)際中常采用將化學(xué)和物理方法結(jié)合的反應(yīng)性離子刻蝕(RIE)，通過將刻蝕氣體變成等離子體 ，利用陽離子的物理刻蝕作用、弱化材料化學(xué)鍵以及自由基的高化學(xué)活性，實(shí)現(xiàn)非等向性很高的刻蝕。

銅難以采用刻蝕方法去除的原因

化學(xué)特性方面

在芯片制程里，干法刻蝕能對大多數(shù)材料形成易從表面蒸發(fā)的反應(yīng)產(chǎn)物，這些產(chǎn)物迅速擴(kuò)散，不會再次沉積在晶圓表面。但銅與常見刻蝕氣體(如氟基氣體等)反應(yīng)生成的化合物往往是非揮發(fā)性的，像銅與氣體反應(yīng)產(chǎn)生的副產(chǎn)物熔點(diǎn)在 1000℃以上，會在晶圓表面形成一層難以去除的 “銹”。若要去除這層 “銹”，需向晶圓施加 1000℃高溫，而這會燒毀其他重要電子元件。

精度控制方面

在納米尺度下，濕法刻蝕銅難以實(shí)現(xiàn)高度均勻和精確的控制。一般濕法刻蝕適用于線寬 3um 以上的情況，而在當(dāng)前芯片制程新線寬幾十納米的情況下，其精度遠(yuǎn)遠(yuǎn)達(dá)不到要求。雖然在特定條件下，如線寬較大時(shí)可用濕法刻蝕除去銅，Cu 層較薄時(shí)可考慮用離子束刻蝕(IBE)去除，但 IBE 存在速率慢、設(shè)備成本高、銅容易再沉積等問題，均無法成為主流的除銅方式。

成本和工藝復(fù)雜性方面

CMP 工藝經(jīng)過多年發(fā)展已相對成熟，能夠較好地滿足銅互連技術(shù)對多余銅去除及全局平坦化的要求，并且在成本控制和工藝穩(wěn)定性方面具有優(yōu)勢。相比之下，開發(fā)適用于銅的刻蝕工藝面臨諸多技術(shù)難題，不僅需要研發(fā)新的刻蝕氣體和工藝參數(shù)，還可能增加工藝的復(fù)雜性和成本，且難以保證刻蝕的精度和均勻性。

綜上所述，在半導(dǎo)體工藝中，由于銅自身的化學(xué)特性、刻蝕工藝在精度控制上的局限性以及成本和工藝復(fù)雜性等多方面因素，使得化學(xué)機(jī)械研磨工藝成為去除多余銅的更優(yōu)選擇。隨著半導(dǎo)體技術(shù)持續(xù)向更小尺寸、更高性能發(fā)展，銅互連技術(shù)以及相關(guān)的 CMP 等工藝也將不斷改進(jìn)與完善，為芯片制造的進(jìn)步提供堅(jiān)實(shí)支撐。