本文從可復(fù)用和優(yōu)化芯片空間的角度出發(fā)介紹語(yǔ)音識(shí)別芯片結(jié)構(gòu)設(shè)計(jì)的種種考慮,其思路有利于開發(fā)一系列其它語(yǔ)音識(shí)別芯片。
本文在闡述卷積 碼編解碼器基本工作原理的基礎(chǔ)上,提出了在MAX+PlusⅡ開發(fā)平臺(tái)上基于VHDL語(yǔ)言設(shè)計(jì) (2,1,6)卷 積碼編解碼器的方法。仿真實(shí)驗(yàn)結(jié)果表明了該編解碼器的正確性和合理性。
文章主要介紹了FM31256的基本功能、原理,并結(jié)合實(shí)例給出了其在電磁鑄軋電源控制裝置中的具體應(yīng)用方法。
利用USB主控制器控制U盤作為數(shù)據(jù)采集系統(tǒng)的移動(dòng)存儲(chǔ)器。該設(shè)計(jì)基于USB主/從控制芯片CH375S,遵守大容量存儲(chǔ)設(shè)備類規(guī)范中的BulkOnly和UFI子規(guī)范,支持FAT16文件系統(tǒng).
本系統(tǒng)利用射頻芯片RFW122-M及其與MCU的接口芯片RFW-D100,在單片機(jī)AT89LV52的控制下,實(shí)現(xiàn)了短距離的無(wú)線數(shù)據(jù)通信。
Maxim的MAX2140提供了一個(gè)完備的RF至基帶SDARS接收方案。
本文介紹了應(yīng)用32位高性能單片機(jī)MC68HC376的一種實(shí)際開發(fā)方案,同時(shí)重點(diǎn)討論了提高系統(tǒng)可靠性的設(shè)計(jì)和實(shí)現(xiàn)方法。
本文介紹了一種設(shè)計(jì)方法,利用該方法設(shè)計(jì)的多路LED數(shù)碼管顯示系統(tǒng)具有硬件設(shè)備簡(jiǎn)單,可移植性好,成本低廉的特點(diǎn),在各種儀表顯示系統(tǒng)中應(yīng)用效果良好。
本文提出了一種延遲鎖相環(huán)(Delay -locked loop DLL)的設(shè)計(jì)方案,事實(shí)上,PLL主要是利用其中的鑒相器和濾波器監(jiān)測(cè)反饋時(shí)鐘信號(hào)與輸入時(shí)鐘信號(hào),然后用產(chǎn)生的電壓差控制壓控振蕩器,從而產(chǎn)生一個(gè)近似于輸入時(shí)鐘的信號(hào),最終達(dá)到鎖頻之目的。
本文提出了基于TI公司的TMS320VC5402的中文語(yǔ)音合成系統(tǒng)方案。整個(gè)系統(tǒng)以TMS320VC5402為核心電路進(jìn)行設(shè)計(jì),采用以音節(jié)為單位的中性語(yǔ)調(diào),配合基于基音同步重疊相加的PSOLA算法,并用碼激勵(lì)線性預(yù)測(cè)(CELP)編碼方法對(duì)原始采樣音庫(kù)進(jìn)行編碼壓縮。
速率適配算法是業(yè)務(wù)復(fù)用方案的核心算法。本文具體提出了在FPGA中進(jìn)行模塊合并、產(chǎn)生鑿孔圖樣進(jìn)行比特積攢搬移的實(shí)現(xiàn)方案,縮短了處理延時(shí),大大提高了系統(tǒng)的處理能力。
本系統(tǒng)是基于某毫米波測(cè)量雷達(dá),該雷達(dá)接收機(jī)可輸出正交的I、Q雙通道零中頻、200MHz帶寬的模擬信號(hào),以及220MHz采樣時(shí)鐘信號(hào)和推移信號(hào)。
RS-232的大噪聲(干擾)容限可使接口可靠工作,避免對(duì)由外部加到導(dǎo)線上的噪聲引起的數(shù)據(jù)錯(cuò)誤。在一個(gè)充滿了電子噪聲的連接環(huán)境中,絕緣可以防止噪聲在連接電路之間的耦合。
結(jié)合軟件無(wú)線電的思想,提出了一種基于高速傳輸技術(shù)的OFDM系統(tǒng)設(shè)計(jì)方案,包括硬件構(gòu)成和系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn);構(gòu)建了一個(gè)通用硬件平臺(tái),在該平臺(tái)上可實(shí)現(xiàn)高速多載波和常規(guī)單載波調(diào)制解調(diào)。