2 系統硬件設計
    系統硬件結構框圖如圖1所示，FPGA將接收的視頻數據編幀后送至Flash進行存儲，播放時讀取數據并按特定時序送至視頻D／A轉換器，再經D/A轉換后送至電視機。USB單片機除與計算機傳輸數據外，還可通過I2C總線配置視頻D／A轉換器的寄存器以及顯示控制LCD模塊。

    考慮到該系統FPGA的內部各模塊邏輯復雜，尤其是在視頻回放時需要多種控制方式，如暫停、快進快退、慢放慢退、逐場播放回放等，實現這些控制需占用較多的邏輯資源，因此，FPGA選用Xilinx公司的Spartan-IIE系列的XC2S-150E-6P0208，該器件內部邏輯高達15萬門，具有48 Kbit的Block RAM，可作為FIFO。
    視頻D／A轉換器選用ADV7175A，該器件是一款性能卓越的數字視頻編碼器?？蓪⒎螩CIR601 4：2：2標準的數字視頻信號轉換為標準的PAL/NTSC制的全電視信號，轉換精度為10 bit，采用單一27MHz的時鐘源，SNR最高達80 dB，其內部D／A轉換器的獨立開關可降低系統功耗。
    根據該系統數據存儲順序進行操作，其存儲器選用K9K8G08IJOM型NAND Flash。該器件的容量為8 Gbit，是由8 192個塊組成，每塊由64頁組成，8位I／O總線作為命令、地址、數據總線分時復用。
    USB通信部分選用CY7C68013A。該器件是新一代高速EZ—USB FX2．內部集成了USB 2．0收發(fā)器，其SIE(串行接口引擎)可工作在高速(480 Mh／s)傳輸速率下，具有USB2．0的全帶寬；CPU采用增強型805l，具有更快的運行速度；簡單易用的可編程邏輯接口(GPIF)為外部的FPGA提供無縫連接四；另外還具有其3．3 V的工作電壓和內部集成的I2C總線控制器。
2．1 Flash讀寫速度的匹配
    由于16片Flash并聯，存儲數據時，FPGA只能對一片Flash操作，又因為Flash的頁編程時間過長(最大為700μs)，所以存儲時應在寫完第一片Flash的第一頁后接著寫第二片Flash，當輪詢完其余15片Flash后再回寫第一片Flash的第二頁，這樣可免去頁編程等待時間，如圖2所示。另外還需考慮：寫完15片Flash的page0的最短時間為25 ns(Flash的最小讀數周期)×2 048(每頁2 K字節(jié))×15(片)=768μs，該時間大于頁編程時間700μs，即寫完其余15片Flash的page0后，再回寫第一片Flash的pagel，而第一片Flash的頁編程已結束，這樣則不會造成數據丟失。

    視頻回放時要考慮Flash與ADV7175A之間的讀數速度匹配問題。最壞情況下：ADV7175拾取數據時鐘是13．5 MHz如圖3所示。假設每個時鐘周期都是有效數據，Flash的讀數時鐘周期TR最小值為25 ns，即極限讀數速度為：fMAX=1／25 ns=40 MHz>13．5 MHz，滿足系統要求。但Flash的頁讀緩沖時間tMAX=20μs，即每讀取2 K字節(jié)需等待時間20μs(最大值)。要滿足數據的連續(xù)性，需在Flash和ADV7175之間建立緩沖模塊，則采用l KB的深度足以滿足系統要求。

2．2 多段記錄和選段播放
    為了方便操作和觀察，系統具備選段播放功能，即在記錄時將不同時間段記錄的內容予以分段和標記；而在播放時保證每場圖像的各像素點要嚴格對齊，否則會造成圖像錯位。若要防止這種情況發(fā)生，可在記錄時在每場圖像數據前加一個字0xAA55作為場標志，由于每場圖像的數據量為320x240x2=153 600(字節(jié))，在加入場標志后的數據流如圖4所示。這樣設計的優(yōu)點在于：

    (1)在快進、快退播放時，Flash跳地址后可檢測該標志重新調整圖像，另外也為數據上傳后，上位機軟件播放提供方便。
    (2)加入場標志可實現多段記錄。由于存儲時確保每段視頻數據的首字節(jié)都寫入Flash_0的block_x(x表示block地址號)的page0的首地址，如圖2中‘·’。在上電后信息掃描時只需掃描Flash_0的各block中page0的前個字節(jié)，如果是0xAA和0x55則表明新記錄段，如果不是則再讀取后2個字節(jié)。如果連續(xù)4個block中page0的前4個字節(jié)都是0xFF，則表明已掃描所有段，此時應將段總數和存儲器的已用空間以及系統狀態(tài)信息等發(fā)送至單片機進而送到LCD顯示。
2．3 ADV7175與FPGA的接口設計
    CCIR一601標準規(guī)定，在數字編碼時，不使用A／D轉換的整個動態(tài)范圍，只給亮度信號分配220個量化級，黑電平對應于量化級16，白電平對應于量化級235，為每個色差信號分配224個量化級，色差信號的零電平對應于量化級128，如圖5所示。即每個樣本點亮度信號占220級，色度信號占225級。

    由于紅外熱像儀提供的數據是16位灰度值而無色度值，所以應將ADV7175A的低8位(P7~P0)輸入0x80，具體電路連接如圖6所示，高8位輸入亮度信號，播放時需將16位的亮度信號轉換為8位再送入ADV7l75A。

3 FPGA邏輯設計
    圖7為FPGA內部各邏輯功能模塊框圖。各模塊主要功能如下：RECV模塊根據紅外熱像儀提供的特定時序接收數據并編幀；Flash控制器控制16片Flash，用于掃描無效塊和記錄段，計算Flash已用空間和剩余空間及對Flash的擦除和讀寫操作；信息記錄表負責記錄Flash控制器傳送的無效塊號及已記錄的段總數和各段的起始地址與結束地址；灰度調節(jié)模塊將16位的灰度圖像數據轉化為8位，因為ADV7175A最多可輸入8位灰度信息；PALl模塊控制ADV7175A；PAL2模塊生成原格式的行場時序，主要的控制信號是行同步信號(Hsync)和場同步信號(Vsync)；FIF01和FIF02作為數據緩沖模塊；TO一68013模塊可在系統與計算機通信時互換TO一68013A的數據；還可向68013A發(fā)送一些需要顯示的實時信息；鍵盤的掃描及按鍵的去抖則由鍵值處理模塊完成．最后由CPU模塊協調各子模塊工作。

4 結語
    該系統采用FPGA作為主控制器，對于不同分辨率的紅外圖像數據，只需修改FPGA中的RECV模塊和PAL模塊程序即可，因此，該系統設計具有一定的靈活性。