摘要：提出一種由單電源供電，基于數(shù)字脈寬調(diào)制(DPWM)原理實(shí)現(xiàn)、高速、高精度、積分型模／數(shù)轉(zhuǎn)換器的方法。通過(guò)對(duì)按預(yù)置規(guī)律變化的脈寬調(diào)制信號(hào)實(shí)施低通濾波后與被測(cè)信號(hào)比較的方法，實(shí)現(xiàn)模／數(shù)轉(zhuǎn)換，避免了高精度模／數(shù)轉(zhuǎn)換器模擬電路設(shè)計(jì)的復(fù)雜性，并可達(dá)到較高的精度。該方法采用快速搜索算法后可進(jìn)一步提高轉(zhuǎn)換速度，且可方便地由單片機(jī)、DSP，F(xiàn)PGA等實(shí)現(xiàn)，還可為芯片集成提供有益的方法。
關(guān)鍵詞：數(shù)字脈寬調(diào)制；積分型模／數(shù)轉(zhuǎn)換器；可編程門(mén)陣列；脈寬調(diào)制信號(hào)

0 引 言
    采用數(shù)字信號(hào)處理可方便地實(shí)現(xiàn)各種先進(jìn)的自適應(yīng)算法，完成模擬電路無(wú)法實(shí)現(xiàn)的功能，因此越來(lái)越多的模擬信號(hào)處理正在被數(shù)字化。目前，應(yīng)用較多的模／數(shù)轉(zhuǎn)換器主要有積分型、逐次逼近型和∑-△型模／數(shù)轉(zhuǎn)換器。積分型A／D轉(zhuǎn)換器一般采用雙斜積分方式，其原理是將輸入電壓轉(zhuǎn)換成時(shí)間(脈沖寬度信號(hào))或頻率(脈沖頻率)，然后由定時(shí)器／計(jì)數(shù)器獲得數(shù)字值。優(yōu)點(diǎn)是用簡(jiǎn)單電路就能獲得高分辨率；缺點(diǎn)是由于轉(zhuǎn)換精度依賴(lài)于積分時(shí)間，轉(zhuǎn)換速率較低。∑-△型A／D轉(zhuǎn)換器由積分器、比較器、1位D／A轉(zhuǎn)換器和數(shù)字濾波器等組成，其原理上近似于積分型，將輸入電壓轉(zhuǎn)換成時(shí)間(脈沖寬度)信號(hào)，經(jīng)數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易芯片化，因此容易做到高分辨率，但成本較高，整體芯片化較難?，F(xiàn)有A／D轉(zhuǎn)換器的原理對(duì)相關(guān)模擬器件的性能及參數(shù)要求較高，不便于集成。在需要A／D轉(zhuǎn)換的應(yīng)用中一般很難將高性能的A／D進(jìn)行集成，需要購(gòu)買(mǎi)相應(yīng)的IP核；雙斜積分型A／D等的原理因?yàn)樾枰?fù)參考電壓進(jìn)行反向積分，一般需要雙電源供電或負(fù)電壓基準(zhǔn)，這給很多應(yīng)用帶來(lái)不便，影響通用性，且速度較慢，一般不支持通訊和顯示二者并存的功能。為了解決上述問(wèn)題，采用DPWM技術(shù)進(jìn)行模／數(shù)轉(zhuǎn)換，一方面為缺乏A／D資源的MCU，F(xiàn)PGA等應(yīng)用提供便利的解決方案，另一方面本方案對(duì)模擬器件的性能無(wú)特殊要求，便于集成，可用于芯片的制造，且成本較低，可適用于單電源工作，采用快速搜索算法后可使轉(zhuǎn)換速率提高，同時(shí)具備通訊和顯示二者并存的功能。

1 高速高精度積分型模／數(shù)轉(zhuǎn)換器原理
    這里采用的轉(zhuǎn)換器，其基本的工作原理是通過(guò)DP-WM模塊產(chǎn)生脈寬信號(hào)(DPWM)。該信號(hào)通過(guò)簡(jiǎn)單的RC低通濾波器進(jìn)行濾波后，通過(guò)比較器與被檢測(cè)信號(hào)比較、處理再經(jīng)比較器發(fā)出。最后通過(guò)邏輯運(yùn)算模塊對(duì)上述比較器發(fā)出的信號(hào)進(jìn)行拾取、分析，得到被檢測(cè)信號(hào)的相關(guān)信息，并發(fā)送給通訊模塊及顯示模塊，具體方案如圖1所示。該轉(zhuǎn)換器采用DPWM原理實(shí)現(xiàn)，其發(fā)出信號(hào)的占空比與被測(cè)量有確定的對(duì)應(yīng)關(guān)系，避免了高精度模／數(shù)轉(zhuǎn)換器模擬電路設(shè)計(jì)的復(fù)雜性，采用快速搜索算法后可使轉(zhuǎn)換速率提高。

1．1 數(shù)字脈寬調(diào)制模塊設(shè)計(jì)
    該轉(zhuǎn)換器的核心控制部分可由單片機(jī)、DSP，F(xiàn)P-GA等實(shí)現(xiàn)。主要完成DPWM的發(fā)生、模擬信號(hào)的測(cè)量及A／D轉(zhuǎn)換結(jié)果的顯示控制。該設(shè)計(jì)原型采用Cy-cloneⅡFPGA為控制芯片，其程序的整體結(jié)構(gòu)如圖2所示。

    具體工作過(guò)程：通過(guò)鎖相環(huán)得到高速時(shí)鐘，用于產(chǎn)生高分辨率的DPWM信號(hào)；利用按一定規(guī)律調(diào)整占空比的DPWM信號(hào)實(shí)現(xiàn)外部電容電壓的控制，與輸入模擬量信號(hào)比較，直到比較器翻轉(zhuǎn)，此時(shí)的Duty×Vref即為A／D轉(zhuǎn)換結(jié)果。在系統(tǒng)中，輸入50 MHz時(shí)鐘，通過(guò)鎖相環(huán)倍頻到400 MHz，A／D轉(zhuǎn)換精度達(dá)到165μV，具體設(shè)計(jì)如圖3所示，其信號(hào)功能如表1所示。

1．2 DPWM發(fā)生器設(shè)計(jì)
    DPWM發(fā)生模塊通過(guò)實(shí)時(shí)更新的占空比設(shè)定值，發(fā)出高分辨率的DPWM信號(hào)。在該系統(tǒng)中，DPWM信號(hào)的頻率為20 kHz，DPWM精度為20 000個(gè)時(shí)鐘周期／占空比。如圖4所示，其信號(hào)功能如表2所示。

1．3 模擬量監(jiān)測(cè)器設(shè)計(jì)
    該模塊的主要功能是實(shí)時(shí)監(jiān)測(cè)對(duì)比結(jié)果INT，不斷調(diào)整DUTY，得到最終的轉(zhuǎn)換結(jié)果Duty display。模擬開(kāi)關(guān)控制信號(hào)ASW則完成一個(gè)監(jiān)測(cè)過(guò)程的控制。過(guò)程如下：電容放電→對(duì)地測(cè)量校準(zhǔn)→模擬測(cè)量(占空比改變)→比較器翻轉(zhuǎn)完成轉(zhuǎn)換。以上3步不斷循環(huán)。模擬測(cè)量模塊如圖5所示，其信號(hào)功能如表3所示。

1．4 顯示控制器模塊設(shè)計(jì)
    該模塊主要完成通知主模塊顯示更新的任務(wù)，在該設(shè)計(jì)中，更新周期為100 ms。顯示控制模塊如圖6所示，其信號(hào)功能如表4所示。

2 高速高精度積分型模／數(shù)轉(zhuǎn)換器優(yōu)點(diǎn)
2．1 滿(mǎn)足單電源供電條件
    在許多應(yīng)用中出于成本或系統(tǒng)可靠性等考慮，采用單電源供電。傳統(tǒng)積分型模／數(shù)轉(zhuǎn)換器需采用正負(fù)雙電源供電，積分器對(duì)輸入電壓在固定的時(shí)間間隔內(nèi)積分，該時(shí)間間隔通常對(duì)應(yīng)于內(nèi)部計(jì)數(shù)單元的最大數(shù)，時(shí)間到達(dá)后將計(jì)數(shù)器復(fù)位，并將積分器輸入連接負(fù)電源電壓。在這個(gè)反極性信號(hào)作用下，積分器被“反向積分”直到輸出回到零，并使計(jì)數(shù)器終止，積分器復(fù)位。積分型模／數(shù)轉(zhuǎn)換器的精度可做得很高，但它們的采樣速度和帶寬都非常低。
    在此提出的基于DPWM原理實(shí)現(xiàn)的積分型模／數(shù)轉(zhuǎn)換器可實(shí)現(xiàn)單電源+5 V供電。在被測(cè)信號(hào)DPWM信號(hào)的極性相同時(shí)，使用單電源供電的可行性顯示，若被測(cè)信號(hào)與DPWM信號(hào)的極性相反時(shí)，可采用運(yùn)放反相放大器的方法在單電源條件下進(jìn)行極性轉(zhuǎn)換，故該方案可工作在單電源條件下而無(wú)需額外增加負(fù)電源，原理如圖7所示。此時(shí)，VO=-R2Vin／R1，由于Vin<O，則 VO>0，滿(mǎn)足單電源供電條件。
2．2 便于芯片集成
    該積分型模／數(shù)轉(zhuǎn)換器是采用DPWM原理實(shí)現(xiàn)的，模擬器件極少。它主要實(shí)現(xiàn)方法在于僅需要產(chǎn)生DPWM模塊，外部?jī)H需增加一個(gè)普通的模擬運(yùn)算放大器和通信與運(yùn)算等必要的邏輯單元即可；且易于在FP-GA中實(shí)現(xiàn)，其代碼可方便用于集成芯片設(shè)計(jì)。相比較而言，它比傳統(tǒng)的模／數(shù)轉(zhuǎn)換器制造高精度、高線性度的模擬單元要容易得多。該轉(zhuǎn)換器設(shè)計(jì)合理，結(jié)構(gòu)簡(jiǎn)單，其發(fā)出信號(hào)占空比與被測(cè)量有確定的對(duì)應(yīng)關(guān)系，避免了高精度模／數(shù)轉(zhuǎn)換器模擬電路設(shè)計(jì)的復(fù)雜性，便于集成芯片設(shè)計(jì)，可用于芯片的制造，且成本較低，也便于單片機(jī)和可編程門(mén)陣列等的實(shí)現(xiàn)。
2．3 快速搜索算法提高A／D轉(zhuǎn)換速度
    初始搜索采用有限步二分法、黃金分割法或隨機(jī)搜索(如蒙特卡羅等方法)，快速確定搜索范圍，再進(jìn)行占空比遍歷，可大大提高A／D轉(zhuǎn)換速度。
2．4 采用抖動(dòng)方法提高DPWM精度
    由于不采用額外措施，DPWM的精度取決于開(kāi)關(guān)頻率和FPGA主頻。為追求更高精度，可提高主頻或降低開(kāi)關(guān)頻率。一味提高主頻不現(xiàn)實(shí)，顯著降低開(kāi)關(guān)頻率會(huì)影響轉(zhuǎn)換速度。采用抖動(dòng)方法可較方便地提高DPWM精度。采用該方法可降低主頻和功耗，從而降低成本。另外，還可在同等成本下提高性能。
2．5 需要注意的幾個(gè)問(wèn)題
    比較器在臨界狀態(tài)會(huì)發(fā)生振蕩，可考慮滯環(huán)比較和邏輯封鎖的方法處理。PWM的基準(zhǔn)需要較穩(wěn)定的基準(zhǔn)源；精度和轉(zhuǎn)換速度之間的矛盾可根據(jù)具體需要加以協(xié)調(diào)；數(shù)字開(kāi)關(guān)噪聲的影響需要精心的布線和濾波加以抑制；可適當(dāng)采用自動(dòng)增益技術(shù)提高低壓測(cè)量精度。
3 實(shí)驗(yàn)結(jié)果
    本文DPWM輸出波形如圖8所示。經(jīng)低通濾波器后其積分測(cè)試波形如圖9所示。該模／數(shù)轉(zhuǎn)換器具有很高的積分線性度，分辨率為165μ弘V。

4 結(jié) 語(yǔ)
    由單電源供電，基于DPWM原理實(shí)現(xiàn)的高速、高精度、積分型模／數(shù)轉(zhuǎn)換器可方便地由單片機(jī)、DSP，F(xiàn)P-GA等實(shí)現(xiàn)。無(wú)需外接模／數(shù)轉(zhuǎn)換器，且便于集成芯片設(shè)計(jì)，避免了高精度A／D轉(zhuǎn)換器模擬電路設(shè)計(jì)的復(fù)雜性，可為集成和相關(guān)IC設(shè)計(jì)提供有益的方法，采用快速搜索算法后可使轉(zhuǎn)換速率提高，且同時(shí)具備通信和顯示二者并存的功能，適用于更廣泛的應(yīng)用場(chǎng)合。