網絡運營商在通過使用新型空中接口、更高帶寬和更多蜂窩基站努力擴大網絡容量的同時，要求顯著地降低設備成本。為提供能夠滿足所有這些需求的設備，無線基礎設施設備的制造商正在尋求具有更高集成度、更低功耗和成本但靈活性更高的解決方案。本文將分析賽靈思提供的新型器件Zynq™可擴展處理平臺（EPP）將如何幫助設備制造商解決這些問題。

智能電話、平板電腦和數據集線器的普及正推動無處不在的高速數據需求呈爆發(fā)式增長。為提供這種數據滿足他們的需求，網絡運營商不得不使用LTE或者LTE-A等最新空中接口標準，構建更多蜂窩基站，同時增加每個基站的天線數。另外，每用戶平均收入（APRU）的持續(xù)下降使運營商每年都要求設備廠商大幅降低成本。更糟糕的是，這些新的蜂窩基站網絡可能要求擴展現有的語音和數據網絡，而現有網絡采用GSM或UMTS標準且部署在不同的頻段上。


圖1 典型無線電設備的高級方框圖

不管是增加天線數量來支持多個頻段，還是采用多輸入多輸出（MIMO）技術提升數據速率，雖然成本高，但對運營商來說是必要的。為降低對天線桿相關運營成本的影響，設備制造商正在想法設法縮減設備的封裝尺寸（即設備的體積和重量），同時還要降低成本和功耗。他們在無線電傳輸領域不斷創(chuàng)新，從天線到雙工/三工器乃至無線電設備本身，努力縮小天線桿的封裝尺寸。

運營商可以采用多種方案滿足自己的需求。其中之一是使用多頻段天線，從而減少為支持基于GSM、UMTS或者LTE的多個網絡所需的天線數。為進一步完善這些多頻段天線，運營商可在天線桿上安裝遠程無線電裝置，為所需的頻段提供支持。遠程無線電裝置也必須不斷發(fā)展，以支持多種空中接口和更高的帶寬，同時減輕重量，縮小機箱，才能滿足運營商的未來需求。

天線集成無線電裝置的興起，為運營商提供了又一種可選方案。這種方法把無線電電子裝置安裝在天線機箱中，實現全集成的無線電和天線，故不必采用單獨的遠程無線電裝置，從而最小化了天線桿尺寸。無線電電子裝置和天線機箱的進一步發(fā)展就是最近推出的有源天線系統（AAS）。這種復雜的天線要求更強大的無線電信號處理能力，可增加網絡容量，同時縮小天線桿的封裝尺寸。

縮小遠程無線電裝置或天線的尺寸和重量的關鍵之處在于進一步提高無線電電子裝置的集成度。另外，為了支持GSM、LTE、UMTS等多種空中接口，無線電設備必須具有高度的靈活性和可編程功能。

先來看看這些無線電設備如何才能具有更好的可編程性，同時又能提供更高的集成度。

圖2 典型的基于ASSP的2x2無線電設計

圖3 賽靈思提供的新型Zynq EPP系列

圖4 利用 Zynq實現的2x2 LTE無線電

基帶接口的作用是通過基帶處理卡把系統連接到銅光纖上。基帶處理卡的位置可以在天線桿的基座上，也可以在空中。這些接口一般需要借助運行速度高達9.8Gbps的高速串行/解串器（serdes）組件，才能用作通用公共無線接口（CPRI）。

基帶單元上接收到的信號或發(fā)送給基帶單元的信號在發(fā)送到模擬域之前或從模擬域接收到之后，需要進行大量的信號處理。信號處理包括數字上/下變頻（DUC/DDC）、峰值因數抑制（CRF）和數字預失真（DPD）。DUC和DDC負責處理上采樣和整形，而CRF和DPD主要用于通過采用數字信號處理線性化功率放大器，來提高無線電單元的傳輸效率。

采用高速并行LVDS信號發(fā)送或新興的協議JESD204[A/B]均可實現到數據轉換器（DAC和ADC）的接口。

射頻（RF）領域包含所有的調制器、時鐘綜合裝置、濾波器和放大器電路，用于經功率放大器從天線處發(fā)送和接收數字信號。

整個無線電電裝置采用微處理器進行控制。該微控制器一般運行在Linux或VxWorks等實時操作系統上。運維功能負責無線電單元的告警、校準、消息發(fā)送和整體控制，這是一項復雜的工作，一般需要連接SPI/I²C、以太網、UART（當然還包括存儲器）等其它眾多組件。

過去供應商綜合運用ASIC、ASSP和FPGA器件來實現數字無線電信號處理功能。ASIC器件的靈活性最差，一般會因設計初期規(guī)格鎖定而導致功能缺失。雖然該器件成本最低，但開發(fā)和NRE成本高，且產品上市速度慢。ASSP器件靈活性有限，因為它們往往是針對一系列使用案例而設計的，不適用于其它應用。而FPGA則不然，由于其內在的高靈活性，在數字無線電領域的應用正在不斷增長。FPGA能支持各種設備需求，同時能夠根據客戶需求的發(fā)展變化不斷交付新功能。在這類應用中的許多案例中，FPGA緊鄰ASIC和ASSP器件放置，用于彌補其它器件欠缺的功能。

圖2說明了綜合使用ASSP、FPGA和微處理器構建的2x2的無線電設備。

ASSP一般適應市場需求的速度較慢，這在它們缺乏任何像CPRI或JESD204這樣的串行接口技術可以看出。這就需要一個輔助器件，比如內置有串行解串器的FPGA或使用外部串行解串器的低成本FPGA來完善設計。但這種設置需要大量的組件，從而導致PCB占位面積大，電源高度復雜，總功耗和成本都很高。

圖3所示的Zynq EPP采用雙ARM® Cortex™-A9處理器內核（每個內核的整數運算性能高達2000MIPS）和一個雙精度浮點單元。處理器子系統包含存儲器控制器、千兆位以太網、UART和SPI/I²C等專用通信外設。緊鄰處理器子系統的是高性能可編程邏輯，其內含500MHz DSP模塊、12.5Gbps串行解串器和大量的內部RAM。多條低時延、高帶寬總線用于連接處理器子系統和可編程邏輯，同時共享存儲器接口可保證避免發(fā)生性能瓶頸。

圖4所示的是設備制造商如何利用Zynq實現當今遠程無線電裝置中的全部功能。

從圖5和圖6可以看出與現成的ASSP相比，這種架構能夠實現明顯的成本和功耗節(jié)約。這個示例假定信號帶寬為20MHz，有兩個發(fā)送和兩個接收路徑。Zynq還能夠支持更高的帶寬和更多數量的天線。

在2x2 20MHz LTE示例中，Zynq解決方案將功耗降低了高達50%，總材料成本相對等效ASSP設計降低了 35%~40%。另外，圖7還顯示，由于較圖2元組件數量減少，在提供圖4中相同的功能時，封裝面積可縮減達66%。


圖5 使用Zynq相對降低材料清單（BOM）成本

圖6 使用Zynq降低耗電

圖7 使用Zynq縮減封裝面積

使用Zynq還可以降低電源的復雜性和成本，同時提高無線電單元的可靠性?？煽啃缘奶岣吣軌驕p少對市場退貨相關的后期執(zhí)行費用的影響，還能夠實現更高的網絡可靠性。另外降低功耗還能夠減少散熱，從而可以使用尺寸更小、重量更輕的散熱器和機械結構。最后，Zynq解決方案能夠結合軟硬件靈活性，在設計后期才確定無線電單元的規(guī)范。這樣可以縮短產品上市時間，降低風險，在設備出貨后很長時間內還能支持新功能。