1 芯片簡介、驗(yàn)證計(jì)劃及驗(yàn)證策略
1．1 芯片簡介
    八通道串行通信控制器(以下稱通信控制器)用于實(shí)現(xiàn)高級(jí)鏈路控制協(xié)議的高速串行通信。該芯片支持同步協(xié)議、異步協(xié)議、HDLC／SDLC等協(xié)議，可以在Intel總線模式和Motorola總線模式下使用，是為電信業(yè)務(wù)特別優(yōu)化的串行通信控制器，廣泛用于時(shí)分復(fù)用通信應(yīng)用系統(tǒng)，如時(shí)分分組交換網(wǎng)絡(luò)，局域網(wǎng)網(wǎng)關(guān)、網(wǎng)橋等。 
    該通信控制器的總體結(jié)構(gòu)如圖1所示，按照功能原理，其硬件結(jié)構(gòu)可分為兩個(gè)組成部分：總線接口和串行通道控制電路。總線接口包括16位數(shù)據(jù)總線(DO～D15)、9位地址總線(A0~A8)、控制輸入信號(hào)、終端請(qǐng)求輸出信號(hào)、直接內(nèi)存存取(direct memory access，DMA)接口信號(hào)以及地址鎖存允許(address latch enable，ALE)信號(hào)；串行通道控制電路包括8個(gè)相同的、獨(dú)立的全雙工串行接口(串行通道0～7)。每個(gè)通道又包括控制邏輯和接收發(fā)送FIFO。控制邏輯主要是波特率發(fā)生器(BRG)，數(shù)字鎖相環(huán)(DPLL)，時(shí)隙分配電路(TSA)，協(xié)議控制電路，定時(shí)器和編解碼電路等模塊。同時(shí)，該通信控制器具有一個(gè)28位的可配置輸入、輸出全局端口(PA0-7，PB0-7，PC0-7，PDO-3)。

1．2 驗(yàn)證策略分析及驗(yàn)證計(jì)劃制定
    該芯片的驗(yàn)證難點(diǎn)在于，通信控制器支持的協(xié)議多，功能復(fù)雜，各種劃分方式以及功能的排列組合數(shù)量非常多。具體而言，通信控制器有8個(gè)通道，每個(gè)通道有32個(gè)8位配置寄存器，平均每個(gè)配置寄存器約有10種配置值，寄存器配置排列組合的數(shù)量更是驚人。
    針對(duì)上述難點(diǎn)，所采取的驗(yàn)證策略是，芯片的功能驗(yàn)證分類按數(shù)據(jù)傳送協(xié)議將驗(yàn)證分為異步、同步、HDLC和并口四類，每一類按照總線接口又分為Intel總線和Motorola總線，再按照數(shù)據(jù)傳送類型分為中斷模式和DMA模式，基于該分類方法驗(yàn)證通信控制器的各項(xiàng)可配置功能，如CRC檢驗(yàn)、奇偶校驗(yàn)、流量控制等。
    在驗(yàn)證層次上，由于組成通信控制器芯片的8個(gè)通道是獨(dú)立的、相同的，故采取先在子系統(tǒng)級(jí)驗(yàn)證一個(gè)單通道的數(shù)據(jù)傳送，繼而再驗(yàn)證全芯片8個(gè)通道的數(shù)據(jù)傳送的層次化驗(yàn)證方法，而如果每一個(gè)層次都需要構(gòu)造一個(gè)測試平臺(tái)，任務(wù)就非常復(fù)雜。本文采取在兩個(gè)層次采用統(tǒng)一的驗(yàn)證環(huán)境的方法，從而降低了驗(yàn)證的復(fù)雜度，大大提高驗(yàn)證效率，縮短整個(gè)芯片的設(shè)計(jì)周期。開始驗(yàn)證之前首先需要制定一個(gè)完整的驗(yàn)證計(jì)劃。驗(yàn)證計(jì)劃的制定要針對(duì)設(shè)計(jì)中可能出現(xiàn)的問題，并涵蓋設(shè)計(jì)要實(shí)現(xiàn)的所有功能。通信控制器需要驗(yàn)證各種數(shù)據(jù)傳輸操作和一些其他功能。表1列出了該通信控制器的部分驗(yàn)證計(jì)劃，完整的驗(yàn)證計(jì)劃遠(yuǎn)比表1龐大，限于篇幅在此不一一給出。

2 驗(yàn)證方案
2．1 采用總線功能模型構(gòu)造驗(yàn)證平臺(tái)
    總線功能模型(BFM)是近年在測試平臺(tái)中廣泛采用的一種能提高驗(yàn)證重用效率的激勵(lì)生成方法?？偩€功能模型的作用是通過封裝低層總線的時(shí)序，向高層提供一個(gè)調(diào)用接口。總線功能模型的構(gòu)建有狀態(tài)機(jī)和任務(wù)庫兩種方式。通信控制器的驗(yàn)證采用了任務(wù)庫的方式來進(jìn)行總線功能模型設(shè)計(jì)。采用模塊的封裝方式把內(nèi)部操作的細(xì)節(jié)封裝起來，通過“模塊名，任務(wù)名”的方式復(fù)用模塊，從而建立結(jié)構(gòu)化的testbench。基于總線功能模型的驗(yàn)證環(huán)境如圖2所示。

    驗(yàn)證環(huán)境的下層是BFM和通信控制器邏輯電路組成的物理層。在這一層，BFM與通信控制器的引腳連接，根據(jù)總線協(xié)議驅(qū)動(dòng)總線信號(hào)，同時(shí)將這種驅(qū)動(dòng)行為抽象成能夠被上層調(diào)用的任務(wù)(task)。上層是testcase組成的測試層，testcase根據(jù)所驗(yàn)證的功能產(chǎn)生測試數(shù)據(jù)，通過調(diào)用下層提供的任務(wù)，將產(chǎn)生的測試數(shù)據(jù)激勵(lì)輸入到被測電路中并監(jiān)測數(shù)據(jù)處理結(jié)果。可以看出，BFM通過對(duì)總線信號(hào)的時(shí)序進(jìn)行抽象和封裝，使測試環(huán)境有了層次化的結(jié)構(gòu)特點(diǎn)。這種層次化的特點(diǎn)能提高測試環(huán)境的開發(fā)效率和可重用性，從而滿足驗(yàn)證通信控制器的如下要求。
    首先，驗(yàn)證環(huán)境層次化的結(jié)構(gòu)保證了在各個(gè)層次的驗(yàn)證模塊開發(fā)可以同時(shí)進(jìn)行，提高開發(fā)效率。BFM將通信控制器測試環(huán)境的開發(fā)強(qiáng)度和復(fù)雜程度分散到了物理層和測試層兩個(gè)不同的抽象層。在物理層，BFM專注于實(shí)現(xiàn)Intel總線或者M(jìn)otorola總線的各個(gè)時(shí)序操作；在測試層，testcase專注于針對(duì)通信控制器待驗(yàn)證的功能來設(shè)計(jì)測試向量。上層的testease和下層的BFM在定義了任務(wù)接口后，物理層和測試層的測試模塊可以進(jìn)行同時(shí)并行開發(fā)。其次，由于testease和BFM處于兩個(gè)不同層次，所以可以在各自的層次上實(shí)現(xiàn)復(fù)用。處于上層的testcase，可以在后仿真階段直接復(fù)用；而處于下層的BFM不僅可以復(fù)用在后仿真階段，在引腳接口信號(hào)通信協(xié)議相類似的項(xiàng)目開發(fā)中亦可重用。
    驗(yàn)證平臺(tái)總線功能模型中一個(gè)cpu寫周期的

    在對(duì)某個(gè)設(shè)備的寄存器進(jìn)行讀操作時(shí)，譬如，向地址為ADDR的狀態(tài)寄存器寫入DATA數(shù)據(jù)，在testcase里調(diào)用該任務(wù)可以寫成：

2．2 功能覆蓋率
    功能驗(yàn)證的另一個(gè)關(guān)鍵問題是驗(yàn)證工作到什么程度，如何保證驗(yàn)證的充分性。對(duì)于通信控制器芯片，更關(guān)心的是功能覆蓋率。功能覆蓋率是衡量設(shè)計(jì)的原始要求實(shí)現(xiàn)程度的指標(biāo)。
    通信控制器功能實(shí)現(xiàn)主要體現(xiàn)在寄存器的配置組合上。前面提到，所采取的驗(yàn)證策略是在單通道下分別在Intel總線和：Motorola總線接口按照數(shù)據(jù)傳送協(xié)議為劃分標(biāo)準(zhǔn)，將驗(yàn)證分為異步、同步和HDLC三大類，然后再按照數(shù)據(jù)傳送類型，在中斷方式和DMA方式下驗(yàn)證各個(gè)功能。最后再測試全通道的數(shù)據(jù)收發(fā)。通信控制器的每一個(gè)功能均有相應(yīng)的testcase，配置寄存器的每一位都保證有翻轉(zhuǎn)。按照驗(yàn)證計(jì)劃，驗(yàn)證該通信控制器開發(fā)的testcase共計(jì)225個(gè)，通信控制器的全部功能均被覆蓋。
    圖3~6示例了幾個(gè)testcase的仿真波形圖。圖3的testcase用來驗(yàn)證通信控制器Intel總線接口異步協(xié)議DMA傳送模式下的數(shù)據(jù)傳送，DWT(DMArequest transmit)是DMA傳送請(qǐng)求信號(hào)，wrl和wr2是內(nèi)部信號(hào)，當(dāng)FIFO從數(shù)據(jù)總線上每成功讀取8bit數(shù)據(jù)時(shí)，wrl或者wr2信號(hào)跳變一次，結(jié)果顯示該testcase驗(yàn)證通過。圖4是Motorola總線接口異步協(xié)議中斷傳送模式下數(shù)據(jù)傳送的一個(gè)testcase，圖5是Intel總線接口HDLC協(xié)議中斷傳送模式下數(shù)據(jù)傳送的一個(gè)testease。與圖3的分析相類似，波形顯示這兩個(gè)testcase驗(yàn)證通過。圖6是驗(yàn)證28個(gè)全局并口發(fā)送數(shù)據(jù)的testease，波形顯示四個(gè)并口先后發(fā)送數(shù)據(jù)55、66、77和F，該testease驗(yàn)證通過。

2．3 錯(cuò)誤狀態(tài)的驗(yàn)證
    對(duì)錯(cuò)誤狀態(tài)的驗(yàn)證是一個(gè)很重要的環(huán)節(jié)。在testease中，加入錯(cuò)誤狀態(tài)激勵(lì)，觀察輸出結(jié)果是否符合預(yù)期。一些錯(cuò)誤狀態(tài)比較容易實(shí)現(xiàn)，如某個(gè)配置項(xiàng)賦定義以外的值，只需在配置文件相應(yīng)行上填入錯(cuò)誤狀態(tài)配置值即可。再如很短的時(shí)間內(nèi)發(fā)生了同一通道的兩次配置(即配置覆蓋)，這只需在配置文件中的同一配置時(shí)刻參數(shù)段加入相同通道的又一次配置即可。另外一些錯(cuò)誤狀態(tài)可以根據(jù)通信協(xié)議自行設(shè)定，如發(fā)送端和接收端配置的數(shù)據(jù)幀頭同步字符不一致，接收時(shí)鐘和發(fā)送時(shí)鐘不同步等。
    圖7是一個(gè)錯(cuò)誤狀態(tài)驗(yàn)證的testcase波形圖。該testease是驗(yàn)證通信控制器在Intel總線接口，同步協(xié)議的中斷方式傳送模式下數(shù)據(jù)傳送。發(fā)送端的同步幀設(shè)置為80，接收端的同步幀設(shè)置為8l。按照同步協(xié)議，同步幀不一樣，接收端的數(shù)據(jù)不能寫入FIFO。如所預(yù)期，wrl和wr2未發(fā)生跳變，表明發(fā)送數(shù)據(jù)沒有被接收。

2．4 后仿真與樣片測試
    在實(shí)際電路中，信號(hào)的跳變不是瞬間完成的，而是具有一定的時(shí)延。功能驗(yàn)證主要是驗(yàn)證電路的邏輯功能，信號(hào)的跳變是瞬間完成的，因此只能在功能上證明設(shè)計(jì)的正確性，而無法證明在實(shí)際電路中邏輯功能依然正確。后仿真是對(duì)版圖提取了寄生參數(shù)以后考慮了互聯(lián)延遲進(jìn)行的仿真。驗(yàn)證在引入實(shí)際時(shí)延之后系統(tǒng)功能是否正確。
    構(gòu)建后仿真環(huán)境的思想與構(gòu)建前仿真的思想基本相同。在功能驗(yàn)證過程使用結(jié)構(gòu)化和逐層抽象的方法來設(shè)計(jì)驗(yàn)證環(huán)境，因此在后仿真的過程中可以復(fù)用前仿真的環(huán)境，測試用例也可以直接復(fù)用到后仿真的過程中。圖8是后仿真的一個(gè)波形。

    采用上面介紹的驗(yàn)證方案，作者成功地對(duì)八通道多協(xié)議串行通信控制器芯片進(jìn)行了功能驗(yàn)證，該芯片已成功流片并進(jìn)行了樣片測試。將功能驗(yàn)證時(shí)各testcase芯片每個(gè)管腳的輸入以及相應(yīng)的輸出轉(zhuǎn)化為測試碼輸入測試機(jī)，驗(yàn)證對(duì)于相同的輸入，芯片的實(shí)際輸出與功能驗(yàn)證時(shí)的輸出是否相符。測試碼按照測試機(jī)的要求有一定的格式給出了一行測試碼。芯片目前也通過了樣片測試并已經(jīng)實(shí)際應(yīng)用。

3 結(jié)語
    大規(guī)模集成電路的驗(yàn)證是一項(xiàng)非常復(fù)雜的任務(wù)，使用總線功能模型構(gòu)建可復(fù)用的驗(yàn)證平臺(tái)能夠提高集成電路的驗(yàn)證效率，縮短產(chǎn)品開發(fā)周期。本文采用總線功能模型實(shí)現(xiàn)了一款八通道多協(xié)議串行通信控制器芯片的功能驗(yàn)證，相信這種方法對(duì)相關(guān)領(lǐng)域的設(shè)計(jì)驗(yàn)證具有一定的參考價(jià)值。