0 引 言

　　RFID 技術(shù)是從 20 世紀(jì) 80 年代走向成熟的一項自動識別技術(shù)，近年來發(fā)展十分迅速。 目前，在全世界，基于 RFID 技術(shù)的電子標(biāo)簽，使用已經(jīng) 非常廣泛了，這主要取決于它的特性，RFID 標(biāo)簽可以使用在幾乎所有的物理對象上。RFID 技術(shù)在 工業(yè)自動化，物體跟蹤，交通運(yùn)輸控制管理，防偽校園卡，電子錢包，行李標(biāo)簽，收費(fèi)系統(tǒng)，醫(yī)用裝 置，電子物品的監(jiān)控和軍事用途等方面已經(jīng)得到了廣泛的應(yīng)用。例如第二代居民身份證，使用基于 ISO/IEC4443-B 標(biāo)準(zhǔn)的 13.56 MHz 電子標(biāo)簽，該項 目可以說國內(nèi)乃至國際上最大的RFID 應(yīng)用的項目之一。

　　RFID 系統(tǒng)由閱讀器(Reader)，電子標(biāo)簽( Tag) 和后臺數(shù)據(jù)庫組成 ，見圖1。閱讀器從附著在物品上的Tag中讀取數(shù)據(jù)，這些數(shù)據(jù)在閱讀器或送給 后臺的數(shù)據(jù)庫應(yīng)用程序進(jìn)行處理。閱讀器作為RFID 系統(tǒng)中的關(guān)鍵部件通過天線與電子標(biāo)簽進(jìn)行無線 通信，可以實現(xiàn)對標(biāo)簽識別碼和內(nèi)存數(shù)據(jù)的讀出或 寫入操作。

圖 1 RFID 系統(tǒng)構(gòu)成。

　　FPGA 具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點(diǎn)，已經(jīng)成為當(dāng)今應(yīng)用最廣泛的 可編程專用集成電路。目前在 FPGA 的集成開發(fā)環(huán) 境中提供各種 I/O 接口的 IP 核，方便實現(xiàn)各種 I/O 接口。

　　現(xiàn)有的RFID 閱讀器一般是由ARM( AdvancedRISC Machines)結(jié)構(gòu)體系實現(xiàn)的，一般體積較大，不容易升級。本文研究和實現(xiàn)了基于FPGA 的閱讀器，這種閱讀器具有結(jié)構(gòu)靈活、體積小、升級容易、方便實現(xiàn)不同的外設(shè)接口等優(yōu)點(diǎn)。

　　論文結(jié)構(gòu)如下第一部分描述閱讀器的總體結(jié)構(gòu)，第二部分是硬件部分結(jié)構(gòu)，第三部分是軟件部分結(jié)構(gòu)，第四部分是閱讀器的實現(xiàn)。

　　1 基于FPGA 的RFID 閱讀器總體結(jié)構(gòu)

　　閱讀器是由FPGA、射頻模塊、LCD 和FLASH構(gòu)成的，閱讀器的系統(tǒng)結(jié)構(gòu)見圖2。 標(biāo)準(zhǔn)串口向射頻模塊發(fā)送對標(biāo)簽操作的命令，用于接收從射頻模塊返回的標(biāo)簽中的內(nèi)容，LCD 顯示標(biāo)簽信息，系統(tǒng)控制程序是系統(tǒng)的核心程序，它協(xié)調(diào)各部分的運(yùn)行， FLASH 存儲器存放數(shù)據(jù)。

圖2 閱讀器的系統(tǒng)結(jié)構(gòu)

　　FPGA 實現(xiàn)的外部接口有：串口、LCD 接口、FLASH 接口和鍵盤接口等，射頻模塊內(nèi)部含有符合RFID 標(biāo)準(zhǔn)的標(biāo)簽操作程序，能夠執(zhí)行來自串口的操作標(biāo)簽的命令，返回標(biāo)簽的信息。

　　2 閱讀器的硬件部分結(jié)構(gòu)

　　閱讀器是以FPGA 為核心，控制數(shù)據(jù)處理交換的模塊結(jié)構(gòu)。FPGA 實現(xiàn)的模塊有：各個外設(shè)接口和CPU 模塊，這些模塊由該FPGA 內(nèi)部的可編程邏輯電路實現(xiàn)的，它完成與射頻模塊的通信，射頻模塊前端與標(biāo)簽的空中接口通信讀取標(biāo)簽信息，F(xiàn)PGA 從串口模塊取回標(biāo)簽信息送LCD 顯示，硬件結(jié)構(gòu)如圖3。

圖 3 閱讀器的硬件結(jié)構(gòu)。

　　3 閱讀器軟件部分結(jié)構(gòu)

　　程序的執(zhí)行從鍵盤的觸發(fā)開始，此時通過串口向射頻模塊發(fā)送讀標(biāo)簽命令，射頻模塊返回標(biāo)簽的信息，觸發(fā)串口中斷服務(wù)程序執(zhí)行，將讀出的信息放入FIFO 對列，將結(jié)果送LCD 顯示。軟件部分程序執(zhí)行流程圖見圖4。

圖4 軟件部分程序執(zhí)行流程。

　　4 閱讀器的實現(xiàn)

　　本文使用日立產(chǎn)射頻模塊、2.4GHz 電子標(biāo)簽、Xilinx Spartan-3 LC1500 開發(fā)板、Xilinx PlatformStudio 7.1i 集成開發(fā)環(huán)境和Xilinx ISE 7.1i 集成開發(fā)環(huán)境硬件連接見圖5。FPGA 開發(fā)板設(shè)計一個串口連接射頻模塊，用于向射頻模塊發(fā)送標(biāo)簽操作命令和接收標(biāo)簽的信息。圖中URAT 為設(shè)計的串口，G16和H16 為FPGA 的I/O 引腳，74LS04 為電平轉(zhuǎn)換模塊。1602 為液晶顯示模塊。

圖5 硬件連接。

　　4.1 FPGA 中的CPU 模塊

　　嵌入式CPU 的設(shè)計是SOC 設(shè)計的核心。FPGA可以方便地實現(xiàn)嵌入式CPU 核[6]，在FPGA 器件中嵌入式CPU 有硬核和軟核兩種,如Xilinx 的VirtexII器件中含有CPU 硬核POWERPC401 核，Altera 的Excalibur 器件中含有PowerTrace 核；軟核如Xilinx的PicoBlaze 和MicroBlaze， Altera 的Nios, Tensilica的Xtensa 和OpenCores 的OpenRISC 軟核。硬核提供了豐富的指令和功能,但不能改變其電路結(jié)構(gòu)。硬核具有高速和高效的優(yōu)點(diǎn)，但熟悉和充分掌握硬核的使用比較困難，硬核并不是所有的FPGA 器件都有的。而軟核是用VHDL 語言設(shè)計實現(xiàn)，設(shè)計者可以根據(jù)具體需要進(jìn)行設(shè)計或?qū)浐诉M(jìn)行適當(dāng)?shù)男薷?，適當(dāng)增加或減少硬件電路，如寄存器數(shù)量，RAM容量和總線寬度等，,提高芯片利用率，,還可以提高CPU 運(yùn)行速度，并且軟核還具有使用靈活和低成本的特點(diǎn)。本文使用的是Microblaze 軟核。

　　4.2 實現(xiàn)過程

　　在集成開發(fā)環(huán)境中添加LCD、 URAT 和DIP的軟件IP 核，其中DIP 用于模擬鍵盤輸入。然后配置各個接口IP 核的總線類型、地址范圍和外部端口，在項目的UCF 文件中配置接口IP 核的引腳和FGPA 的I/O 的連接關(guān)系。

　　從串口接收數(shù)據(jù)有兩種方法：一種是采用定時器讀；另一種采用串口的中斷服務(wù)程序來讀。采用定時器消耗資源比較大，本文采用串口中斷的方法，當(dāng)串口有數(shù)據(jù)到達(dá)時，激活串口中斷服務(wù)程序，在中斷服務(wù)程序中讀出串口緩沖區(qū)的數(shù)據(jù)，然后寫道FIFO 對列。

　　URAT 中斷服務(wù)程序的主要代碼如下：

　　Void XUartLite_InterruptHandler （ XUartLite *

　　InstancePtr）

　　/*判斷Uart 緩沖區(qū)是否為空*/

　　if(!XUartLite_mIsReceiveEmpty(RS232_BASEADD

　　R))

　　{

　　/*接收URAT 數(shù)據(jù)*/

　　Data=XUartLite_RecvByte(RS232_BASEADDR);//

　　/*寫入FIFO 緩沖隊列*/

　　Add_Queue(Data);

　　}

　　其中FIFO 緩沖隊列是由一個自定義的數(shù)據(jù)結(jié)構(gòu)和對它的操作實現(xiàn)的。

　　下面是主程序的主要代碼。

　　初始化部分

　　/*URAT 初始化*/

　　XUartLite_Initialize( &Uart,

　　XPAR_RS232_DEVICE_ID)

　　/*LCD 初始化*/

　　void lcd_init(unsigned int base_addr)

　　/*URAT 開中斷*/

　　void XUartLite_EnableInterrupt （ XUartLite *

　　InstancePtr）

　　/*設(shè)置URAT 初始化*/

　　void XUartLite_SetSendHandler(XUartLite

　　* InstancePtr, XUartLite_Handler FuncPtr, void

　　*CallBackRef)

　　/*設(shè)置URAT 的中斷服務(wù)程序*/

　　void XUartLite_SetRecvHandler（XUartLite *

　　InstancePtr, ， XUartLite_Handler

　　XUartLite_InterruptHandle, void * CallBackRef）

　　初始化完成以后，然后進(jìn)入一個無限循環(huán)。

　　/*判斷是否有鍵按下*/

　　XGpio_InterruptGetStatus(XGpio *InstancePtr)

　　/*發(fā)送讀標(biāo)簽命令*/

　　for (j=0;j<count ;j++)

　　{ XUartLite_SendByte(UARTLITE_0_BASEA

　　DDR, *(commanda+j) );

　　wait(50000);

　　}

　　/*如果對列不為空*/

　　If(!IsEmptyQuque())

　　/* 讀取隊列數(shù)據(jù) */

　　Read_Quque(data )

　　/* 寫入FLASH*/

　　void flash_write(Xuint32 addr, long data)

　　對FLASH 的操作首先要塊檫除，然后才能寫，對FLASH 寫的代碼如下：

　　void flash_write(Xuint32 addr, long data)

　　{XIo_Out32(flash_base_addr + (0x555 << 2),

　　0x00aa00aa);

　　XIo_Out32(flash_base_addr + (0xaaa << 2),

　　0x00550055);

　　XIo_Out32(flash_base_addr + (0x555 << 2),

　　0x00a000a0);

　　XIo_Out32(addr, data);

　　return;

　　}

　　程序編寫完成后，經(jīng)過編譯和消除錯誤后，下載到目標(biāo)板，在FPGA 開發(fā)板運(yùn)行程序，在LCD得到標(biāo)簽信息，見圖6。

圖6 標(biāo)簽信息在LCD 的顯示

　　6 結(jié) 論

　　RFID 技術(shù)是近年來發(fā)展起來的一種新型的自動識別技術(shù)。FPGA 技術(shù)是未來硬件廣泛使用的一種技術(shù)，本文結(jié)合將RFID 技術(shù)與FPGA 技術(shù)相結(jié)合，研究和實現(xiàn)了一種新結(jié)構(gòu)的閱讀器，基于FPGA的閱讀器具有結(jié)構(gòu)靈活、體積小、升級容易和易擴(kuò)展等優(yōu)點(diǎn)。本文給出了閱讀器的總體結(jié)構(gòu)、硬件部分結(jié)構(gòu)和軟件部分結(jié)構(gòu)，研究了RFID 射頻模塊與FPGA 之間的接口實現(xiàn)及標(biāo)簽信息在LCD 顯示。具有廣泛的使用價值。