www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計自動化
[導(dǎo)讀] 引言隨著電子信息技術(shù)的發(fā)展,網(wǎng)絡(luò)化日益普遍,以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域,只要在設(shè)備上增加一個網(wǎng)絡(luò)接口并實(shí)現(xiàn)TCP/IP協(xié)議,就可以方便地接入到現(xiàn)有的網(wǎng)絡(luò)中,完成遠(yuǎn)程數(shù)據(jù)傳輸?shù)南嚓P(guān)功能。因此,嵌入式網(wǎng)絡(luò)技術(shù)一

 引言

隨著電子信息技術(shù)的發(fā)展,網(wǎng)絡(luò)化日益普遍,以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域,只要在設(shè)備上增加一個網(wǎng)絡(luò)接口并實(shí)現(xiàn)TCP/IP協(xié)議,就可以方便地接入到現(xiàn)有的網(wǎng)絡(luò)中,完成遠(yuǎn)程數(shù)據(jù)傳輸?shù)南嚓P(guān)功能。因此,嵌入式網(wǎng)絡(luò)技術(shù)一直是關(guān)注的焦點(diǎn),目前已經(jīng)廣泛應(yīng)用于通信、工業(yè)控制、消費(fèi)電子等各個領(lǐng)域。近年來,隨著可編程邏輯器件的飛速發(fā)展,人們開始考慮將整個嵌入式系統(tǒng)集成到單片F(xiàn)PGA中實(shí)現(xiàn),其中也包括了以太網(wǎng)的嵌入式片上系統(tǒng)。

本文從實(shí)際應(yīng)用出發(fā),以Xilinx FPGA的軟核CPUY MicroBlaze IPCore搭建的片上系統(tǒng)(System—on—Chip),構(gòu)建了嵌入式網(wǎng)絡(luò)硬件開發(fā)平臺,實(shí)現(xiàn)了TCP/IP通信協(xié)議棧LwIP(Light-weight Internet Protocol)在實(shí)時操作系統(tǒng)Xilkernel上的移植。詳細(xì)介紹了其軟硬件的系統(tǒng)組成和原理,闡述了FPGA的片上系統(tǒng)配置,及其驅(qū)動層和協(xié)議棧層軟件的結(jié)構(gòu),并給出部分關(guān)鍵源碼。

1 系統(tǒng)硬件平臺設(shè)計

Xilinx為嵌入式網(wǎng)絡(luò)通信解決方案提供了廣泛的組件和資源。Xilinx嵌入式解決方案的一個主要優(yōu)點(diǎn)是其處理器、IP內(nèi)核以及軟件組件的靈活性和可擴(kuò)展能力,其強(qiáng)大的靈活性允許用戶根據(jù)需要開啟或禁止處理器、IP內(nèi)核以及軟件平臺的選項(xiàng)和高級功能,并且可以對許多獨(dú)立參數(shù)進(jìn)行精細(xì)調(diào)整,直到在軟件級滿足應(yīng)用要求。

系統(tǒng)采用Xilinx公司的FPGA芯片XC5VFX70T為硬件設(shè)計平臺,以MicroBlaze軟核作為中央處理器,以VHDL硬件描述語言實(shí)現(xiàn)協(xié)處理功能模塊,以片上總線連接MicroBlaze處理器和外圍設(shè)備(IP)來搭建嵌入式片上系統(tǒng)。

Xilinx以IBM CoreConnect總線通信鏈作為嵌入式處理器的片上總線,提供了豐富的接口資源,主要有PLB(Processor Local Bus,處理器本地總線)接口、高速的LMB(Local Memory Bus,本地存儲器總線)接口、FSL(Fast Simplex Link,快速單連接)主從設(shè)備接口、XCL(Xilinx Cache Link,Xilinx緩存鏈路)接口。PLB總線可將外設(shè)IP核連接到Micro Blaze系統(tǒng)中,常用在速度要求不高的場合;LMB專門用于實(shí)現(xiàn)對片上塊RAM的高速訪問;XCL則用于實(shí)現(xiàn)對片外存儲器的高速訪問。FSL是MicroBlaze處理器特有的一個基于FIFO的單向鏈路,可實(shí)現(xiàn)用戶自定義IP核與MicroBlaze內(nèi)部通用寄存器的點(diǎn)對點(diǎn)直接相連,一般用在傳輸速度要求較高的場合。

已實(shí)現(xiàn)的系統(tǒng)由MicroBlaze處理器、ILMB總線、DLMB總線、Block RAM、DDR SDRAM、10/100/1000 Soft TEMAC、GPIO接口、UART16550串口、PLB TIMER定時器,以及基于PLB總線技術(shù)的DDC(數(shù)字下變頻)自定義IPCore和基于FSL總線技術(shù)的FFT(快速傅里葉變換)自定義IPCore組成。設(shè)計的系統(tǒng)架構(gòu)如圖1所示,整個系統(tǒng)在Xilinx的EDK開發(fā)工具中構(gòu)建,具有完全的可編程特性,可根據(jù)不同任務(wù)需求來更改相關(guān)的配置參數(shù)。

2 系統(tǒng)軟件平臺設(shè)計

2. 1 LwIP協(xié)議棧

LwIP是一個開源TCP/IP協(xié)議棧,在實(shí)現(xiàn)TCP/IP協(xié)議棧主要功能的基礎(chǔ)上減少了對RAM的占用,一般只需要幾十KB的RAM和40 KB左右的ROM就可以運(yùn)行,因此非常適合在硬件配置較低的嵌入式系統(tǒng)中使用。EDK為LwIP庫提供了良好的接口,并為Xilinx公司TEMAC IP核提供了適配器,在EDK工程中方便地應(yīng)用LwIP協(xié)議棧實(shí)現(xiàn)網(wǎng)絡(luò)功能。LwIP具有如下特點(diǎn):

①支持多網(wǎng)絡(luò)接口下的IP轉(zhuǎn)發(fā);

②支持ICMP協(xié)議;

③包括實(shí)驗(yàn)性擴(kuò)展的UDP(用戶數(shù)據(jù)報協(xié)議);

④包括阻塞控制、RTT估算以及快速恢復(fù)和轉(zhuǎn)發(fā)的TCP(傳輸控制協(xié)議);

⑤提供專門的內(nèi)部回調(diào)接口(Raw API)用于提高應(yīng)用程序性能;

⑥可選擇的Berkeley接口API(多線程情況下);

⑦在最新的版本中支持PPP;

⑧新版本中增加了的IP fragment的支持;

⑨支持DHCP協(xié)議,動態(tài)分配IP地址。

在Xilinx的嵌入式開發(fā)工具EDK中,LwIP的版本為lwip130,即LwIP的v1.3.0版本。LwIP庫提供了RAW模式和Socket模式兩類API函數(shù),前者面向高性能,后者面向通用性,提供一組標(biāo)準(zhǔn)的Socket API接口函數(shù)。

2.2 Xilkemel實(shí)時操作系統(tǒng)

Xilkernel是Xilinx公司提供的用于EDK系統(tǒng)的小型、模塊化的嵌入式實(shí)時操作系統(tǒng),支持MicroBlaze、PowerPC405以及PowerPC440處理器。Xilkernel是一種專用的嵌入式操作系統(tǒng),內(nèi)核完整,占用CPU資源較少,運(yùn)行速度快,內(nèi)核響應(yīng)時間間隔最短可設(shè)置為1 ms,且與EDK生成的硬件系統(tǒng)緊密結(jié)合,具有可定制的特點(diǎn),支持可移植操作系統(tǒng)接口(PO SIX),是中小型設(shè)計的理想操作系統(tǒng)。其內(nèi)部結(jié)構(gòu)如圖2所示。

Xilkernel本身不帶有文件處理系統(tǒng)和TCP/IP協(xié)議棧,但與LwIP庫具有良好的接口,且支持LibXil MFS文件系統(tǒng)庫,因此,也可形成較為復(fù)雜的嵌入式系統(tǒng)。其具有如下特點(diǎn):

①內(nèi)核配置功能都已集成到EDK工具中,使用簡單、方便;

②內(nèi)核啟動時,靜態(tài)創(chuàng)建線程,而動態(tài)分配內(nèi)存;

③可加載或卸載不同的功能模塊來實(shí)現(xiàn)內(nèi)核的擴(kuò)展性;

④提供了一套符合POSIX的API用戶程序接口函數(shù);

⑤所有系統(tǒng)調(diào)用函數(shù)帶有參數(shù)合法性檢查保護(hù),并返回符合POSIX的錯誤代碼。

3 TCP/IP通信協(xié)議實(shí)現(xiàn)及測試

3.1 Socket應(yīng)用程序開發(fā)

LwIP Socket API是建立在XilKernel操作系統(tǒng)多線程任務(wù)基礎(chǔ)上的,與BSD標(biāo)準(zhǔn)的Socket API非常相似,具有開發(fā)難度較小、便于用戶調(diào)用的特點(diǎn),可滿足一般網(wǎng)絡(luò)應(yīng)用的要求。使用LwIP的Soeket模式,首先要在初始化線程中調(diào)用lwip_init()函數(shù)對LwIP協(xié)議棧進(jìn)行初始化,再使用sys_thread_new()函數(shù)來產(chǎn)生一個新的線程,即進(jìn)入主線程。在主線程中首先通過xemac_add()函數(shù)來添加網(wǎng)絡(luò)接口,然后為xemacif_input_thread()函數(shù)單獨(dú)開啟一個線程,將從中斷響應(yīng)過程中接收到的數(shù)據(jù)包移植到LwIP的xemacif_input_thre ad()函數(shù)運(yùn)行的線程中,該線程在LwIP數(shù)據(jù)包到達(dá)時發(fā)出通知,并通過接收中斷句柄將數(shù)據(jù)存在緩沖中。以下為主線程中添加的網(wǎng)絡(luò)接口程序代碼:

通過上述步驟后,就可使用Socket編程建立網(wǎng)絡(luò)服務(wù)器。

3. 2 網(wǎng)絡(luò)數(shù)據(jù)傳輸性能測試

使用RJ45交叉以太網(wǎng)線將Xilinx XC5VFX70T開發(fā)板和PC機(jī)直連。PC機(jī)作為TCP/IP的客戶端,Xilinx XC5VFX70T開發(fā)板作為TCP/IP的服務(wù)端,客戶端經(jīng)連接響應(yīng)后,高速向服務(wù)器端連續(xù)發(fā)TCP包。服務(wù)端接收到數(shù)據(jù)后計算接收到的數(shù)據(jù)總量,不做其他處理。使用iperf網(wǎng)絡(luò)測試軟件測試系統(tǒng)網(wǎng)絡(luò)直接發(fā)送數(shù)據(jù)的性能。

Socket模式下網(wǎng)絡(luò)發(fā)送速率為27.2 Mb/s,其iperf服務(wù)器端顯示結(jié)果如圖3所示。

為了檢測本文開發(fā)的應(yīng)用程序中數(shù)據(jù)發(fā)送的速率及其準(zhǔn)確度,在計算機(jī)端使用LabView軟件開發(fā)網(wǎng)絡(luò)服務(wù)客戶端接收本系統(tǒng)的數(shù)據(jù),并將數(shù)據(jù)記錄為DAT文件,使用多特Net PerSec網(wǎng)絡(luò)測試軟件測試網(wǎng)絡(luò)的當(dāng)前速率和平均速率。在寫數(shù)據(jù)速率為24.1 Mb/s時,NetPerSec顯示網(wǎng)絡(luò)接收平均速率為24.8 Mb/s;記錄的DAT文件顯示圖形中無跳變點(diǎn),數(shù)據(jù)無丟失,NetPerSec截圖及DAT文件顯示圖形如圖4所示。

寫數(shù)據(jù)速率為24.3 Mb/s時,NetPersec顯示網(wǎng)絡(luò)接收平均速率為25.4 Mb/s;記錄的DAT數(shù)據(jù)顯示圖形中間出現(xiàn)跳變點(diǎn),說明有數(shù)據(jù)包丟失,NetPersec截圖及DAT數(shù)據(jù)顯示圖形如圖5所示。

測試結(jié)果表明,使用LwIP協(xié)議棧Socket模式進(jìn)行網(wǎng)絡(luò)數(shù)據(jù)傳輸,可實(shí)現(xiàn)網(wǎng)速為24.8 Mb/s、接收偵察信號帶寬為750 kHz的穩(wěn)定數(shù)據(jù)傳輸。

結(jié)語

本文研究了TCP/IP通信協(xié)議在Xilinx公司FPGA上的實(shí)現(xiàn),介紹了其軟硬件的系統(tǒng)組成及原理。其功能可根據(jù)需要進(jìn)行定制,不但引入了軟核處理器和嵌入式操作系統(tǒng)ilker nel,而且應(yīng)用了LwIP TCP/IP協(xié)議棧,同時使用了大量的IP核,系統(tǒng)構(gòu)建非常靈活。其軟硬件部分的設(shè)計采用分離的設(shè)計架構(gòu),使得整個系統(tǒng)修改和重構(gòu)更加方便,真正實(shí)現(xiàn)了嵌入式片上系統(tǒng)。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

在工業(yè)物聯(lián)網(wǎng)設(shè)備部署中,Modbus通信故障是導(dǎo)致系統(tǒng)停機(jī)的首要原因之一。據(jù)統(tǒng)計,超過60%的現(xiàn)場問題源于通信配置錯誤或數(shù)據(jù)解析異常。本文從嵌入式系統(tǒng)開發(fā)視角,系統(tǒng)闡述Modbus通信調(diào)試的方法論,結(jié)合實(shí)際案例解析如何高...

關(guān)鍵字: 嵌入式系統(tǒng) Modbus通信

在嵌入式系統(tǒng)開發(fā)中,看門狗(Watchdog Timer, WDT)是保障系統(tǒng)可靠性的核心組件,其初始化時機(jī)的選擇直接影響系統(tǒng)抗干擾能力和穩(wěn)定性。本文從硬件架構(gòu)、軟件流程、安全規(guī)范三個維度,系統(tǒng)分析看門狗初始化的最佳實(shí)踐...

關(guān)鍵字: 單片機(jī) 看門狗 嵌入式系統(tǒng)

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時間短、成本效益高以及靈活的現(xiàn)場重配置與升級等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計算 嵌入式應(yīng)用

人工智能(AI)和機(jī)器學(xué)習(xí)(ML)是使系統(tǒng)能夠從數(shù)據(jù)中學(xué)習(xí)、進(jìn)行推理并隨著時間的推移提高性能的關(guān)鍵技術(shù)。這些技術(shù)通常用于大型數(shù)據(jù)中心和功能強(qiáng)大的GPU,但在微控制器(MCU)等資源受限的器件上部署這些技術(shù)的需求也在不斷增...

關(guān)鍵字: 嵌入式系統(tǒng) 人工智能 機(jī)器學(xué)習(xí)

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

Zephyr開源項(xiàng)目由Linux基金會維護(hù),是一個針對資源受限的嵌入式設(shè)備優(yōu)化的小型、可縮放、多體系結(jié)構(gòu)實(shí)時操作系統(tǒng)(RTOS)。近年來,Zephyr RTOS在嵌入式開發(fā)中的采用度逐步增加,支持的開發(fā)板和傳感器不斷增加...

關(guān)鍵字: 嵌入式系統(tǒng) 軟件開發(fā) 實(shí)時操作系統(tǒng) Zephyr項(xiàng)目

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號和同步的控制信號— 數(shù)據(jù)、時鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏
關(guān)閉