抗干擾問題是現(xiàn)代PCB電路設(shè)計中一個很重要的環(huán)節(jié)，它直接反映了整個系統(tǒng)的性能和工作的可靠性。目前，對系統(tǒng)的采用的抗干擾技術(shù)主要有硬件抗干擾技術(shù)和軟件抗干擾技術(shù)。

1)硬件抗干擾技術(shù)的設(shè)計。飛輪儲能系統(tǒng)的逆變電路高達(dá)20kHz的載波信號決定了它會產(chǎn)生噪聲，這樣系統(tǒng)中電力電子裝置所產(chǎn)生的噪聲和諧波問題就成為主要的干擾，它們會對設(shè)備和附近的儀表產(chǎn)生影響，影響的程度與其控制系統(tǒng)和設(shè)各的抗干擾能力、接線環(huán)境、安裝距離及接地方法等因素有關(guān)。

2)軟件抗干擾技術(shù)

除了硬件上要采取一系列的抗干擾措施外，在軟件上也要采取數(shù)字濾波、設(shè)置軟件陷阱、利用看門狗程序冗余設(shè)計等措施使系統(tǒng)穩(wěn)定可靠地運行。特別地，當(dāng)儲能飛輪處于某一工作狀態(tài)的時間較長時，在主循環(huán)中應(yīng)不斷地檢測狀態(tài)，重復(fù)執(zhí)行相應(yīng)的操作，也是增強可靠性的一個方法。

印制電路板的抗干擾設(shè)計與具體PCB設(shè)計有著密切的關(guān)系，這里就收集了全而詳細(xì)的PCB抗干擾設(shè)計原則分享給大家。

具體的原則如下：

1.元器件的配置

(1) 不要有過長的平行信號線

(2) 保證pcb的時鐘發(fā)生器、晶振和cpu的時鐘輸入端盡量靠近，同時遠(yuǎn)離其他低頻器件

(3) 元器件應(yīng)圍繞核心器件進行配置，盡量減少引線長度

(4) 對pcb板進行分區(qū)布局

(5) 考慮pcb板在機箱中的位置和方向

(6) 縮短高頻元器件之間的引線

2.去耦電容的配置

(1) 每10個集成電路要增加一片充放電電容(10uf)

(2) 引線式電容用于低頻，貼片式電容用于高頻

(3) 每個集成芯片要布置一個0.1uf的陶瓷電容

(4) 對抗噪聲能力弱，關(guān)斷時電源變化大的器件要加高頻去耦電容

(5) 電容之間不要共用過孔

(6) 去耦電容引線不能太長

3.電源線的設(shè)計

(1) 選擇合適的電源

(2) 盡量加寬電源線

(3) 保證電源線、底線走向和數(shù)據(jù)傳輸方向一致

(4) 使用抗干擾元器件

(5) 電源入口添加去耦電容(10~100uf)

4.地線的設(shè)計

(1) 模擬地和數(shù)字地分開

(2) 盡量采用單點接地

(3) 盡量加寬地線

(4) 將敏感電路連接到穩(wěn)定的接地參考源

(5) 對pcb板進行分區(qū)設(shè)計，把高帶寬的噪聲電路與低頻電路分開

(6) 盡量減少接地環(huán)路(所有器件接地后回電源地形成的通路叫“地線環(huán)路”)的面積

5.其他設(shè)計原則

(1)CMOS的未使用引腳要通過電阻接地或電源

(2)用RC電路來吸收繼電器等原件的放電電流

(3)總線上加10k左右上拉電阻有助于抗干擾

(4)采用全譯碼有更好的抗干擾性

(5)元器件不用引腳通過10k電阻接電源

(6)總線盡量短，盡量保持一樣長度

(7)兩層之間的布線盡量垂直

(8)發(fā)熱元器件避開敏感元件

(9)正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好(僅限地線和電源線)

(10)要有良好的地層線，應(yīng)當(dāng)盡量從正面走線，反面用作地層線

(11)保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等

(12)長線加低通濾波器。走線盡量短截，不得已走的長線應(yīng)當(dāng)在合理的位置插入C、RC、或LC低通濾波器。

(13)除了地線，能用細(xì)線的不要用粗線。