交通控制器擬由單片的CPLD／FPGA來實現，經分析設計要求，擬定整個系統(tǒng)由9個單元電路組成，如圖所示。

如圖 交通控制器的內部邏輯結構原理圖

圖中9個單元電路分別為交通燈控制器JTDKZ：根據主、支干道傳感器信號SM、SB以及來自時基發(fā)生電路的時鐘信號CLK，發(fā)出主、支干道指示燈的控制信號，同時向各定時單元、顯示控制單元發(fā)出使能控制信號EN45、EN25、EN05M、EN05B；45 s、5 s、25 s定時單元CNT45S、CNT05S、CNT25S：根據SM、SB、CLK及JTDKZ發(fā)出的有關使能控制信號EN45、EN25、EN05M、EN05B，按要求進行定時，并將其輸出傳送至顯示控制單元；顯示控制單元XSKZ：根據JTDKZ發(fā)出的有關使能控制信號EN45、EN05M、EN05B、EN25選擇定時單元CNT45S、CNT05S、CNT25S的輸出傳送至各顯示譯碼器；譯碼器YMQ：將顯示控制單元XSKZ的輸出作為輸入進行譯碼，并向有關數碼顯示管發(fā)出顯示驅動信號。