1. 布局中應(yīng)參考原理框圖，根據(jù)單板的主信號流向規(guī)律安排主要元器件. 2. 遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局. 3. 布局應(yīng)盡量滿足以下要求:總的連線盡可能短，關(guān)鍵信號線最短;高電壓、大電流信號與小電流，低電壓的弱信號完全分開;模擬信號與數(shù)字信號分開;高頻信號與低頻信號分開;高頻元器件的間隔要充分. 4. 相同結(jié)構(gòu)電路部分，盡可能采用“對稱式”標(biāo)準(zhǔn)布局; 5. 按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)優(yōu)化布局; 6. 發(fā)熱元件要一般應(yīng)均勻分布，以利于單板和整機的散熱，除溫度檢測元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。 7. 同類型插裝元器件在X或Y方向上應(yīng)朝一個方向放置。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產(chǎn)和檢驗。 8. 器件布局柵格的設(shè)置，一般IC器件布局時，柵格應(yīng)為50--100 mil,小型表面安裝器件，如表面貼裝元件布局時，柵格設(shè)置應(yīng)不少于25mil。 9. 元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。 10. 如有特殊布局要求，應(yīng)雙方溝通后確定。 11. IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。 12. 元件布局時,應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。 13. 用于阻抗匹配目的阻容器件的布局，要根據(jù)其屬性合理布置。 14. 串聯(lián)匹配電阻的布局要靠近該信號的驅(qū)動端，距離一般不超過500mil。 15. 匹配電阻、電容的布局一定要分清信號的源端與終端，對于多負(fù)載的終端匹配一定要在信號的最遠(yuǎn)端匹配。 16. 布局完成后打印出裝配圖供原理圖設(shè)計者檢查器件封裝的正確性，并且確認(rèn)單板、主板和接插件的信號對應(yīng)關(guān)系，經(jīng)確認(rèn)無誤后方可開始布線。17. 需用波峰焊工藝生產(chǎn)的單板，其緊固件安裝孔和定位孔都應(yīng)為非金屬化孔。當(dāng)安裝孔需要接地時, 應(yīng)采用分布接地小孔的方式與地平面連接。 焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時，阻、容件軸向要與波峰焊傳送方向垂直， 阻排及SOP(PIN間距大于等于1.27mm)元器件軸向與傳送方向平行;PIN間距小于1.27mm(50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。對于手機板元器件的間距建議按照以下原則設(shè)計(其中間隙指不同元器件最小間隙含焊盤間的間隙或元件體間隙)。 a) PLCC、QFP、SOP各自之間和相互之間間隙≥0.5mm(20 mil)。 b) PLCC、QFP、SOP與Chip 、SOT之間間隙≥0.3mm(12 mil)。 c) Chip、SOT各自之間和相互之間的間隙≥0.3mm(12 mil)。 d) BGA外形與其他元器件的間隙≥0.45mm(17.7 mil)。如果考慮要Underfill,BGA外形(至少是一邊)與其他元器件的間隙≥0.7mm(28 mil)。0.7mm的間隙作為點膠邊. 如果有位置相鄰的多個BGA元件, 則點膠邊的位置應(yīng)一致。 e) PLCC表面貼轉(zhuǎn)接插座與其他元器件的間隙≥0.5mm(20 mil)。 f) 表面貼片連接器與連接器之間的間隙≥0.5mm(20 mil)。 g) 元件到金邊距離應(yīng)該在0. 5mm(20mil)以上。 h) 元件到拼板分離邊需大于1mm(40mil)以上。(特殊元件除外,如耳機,底部連接器等) i) 后備電池如需手工焊接，其引腳周圍應(yīng)留出可以用電烙鐵手工焊接的空間，一般 引腳一側(cè)應(yīng)至少留出2mm的空白區(qū)域，同時旁邊不能有較高的元器件，見圖。