摘 要： 介紹了一款通用的嵌入式圖像處理系統(tǒng)的設(shè)計方法。系統(tǒng)采用FPGA設(shè)計FIFO實現(xiàn)ARM與多DSP的高速數(shù)據(jù)傳輸方法。實驗結(jié)果表明，所設(shè)計的多DSP協(xié)同工作的實時嵌入式圖像處理系統(tǒng)，其工作性能穩(wěn)定、數(shù)據(jù)處理能力強，適用于高端的雷達信號處理、電子對抗、超聲圖像處理等場合。
關(guān)鍵詞: ARM11； TMS320C6416T； FIFO； FPGA； 多DSP嵌入式系統(tǒng)

實時圖像處理、高速數(shù)據(jù)運算處理要求其系統(tǒng)具有對數(shù)據(jù)處理速度快、數(shù)據(jù)吞吐率高以及多任務(wù)處理功能。目前大多數(shù)方案都是采用HPI數(shù)據(jù)傳輸方式，將ARM和DSP進行組合完成一些圖像處理，DSP處理器只是完成圖像采集、壓縮、編碼等簡單的處理[1]工作，不能滿足實時的智能識別或大數(shù)據(jù)量運算的視頻處理要求。在應(yīng)用領(lǐng)域方面也會因其處理速度問題受到一定的限制。
例如，胎兒性別屏蔽項目中，要對實時視頻進行性別部位的檢測和屏蔽，若采用單DSP則會出現(xiàn)漏幀或視頻不流暢；應(yīng)用于高速運動物體跟蹤時，單DSP無法實現(xiàn)實時運動物體跟蹤，例如漢王科技的運動檢測和海康威視運動檢測，都不能實時檢測，即使檢測也會出現(xiàn)漏檢現(xiàn)象和視頻不流暢。當處理4CIF或者更大圖像時，單DSP的處理能力又會下降，雖然可以將圖像縮小進行處理，但是縮小圖像則會丟失一些重要的圖像信息，使得智能識別準確率下降。
針對上述情況，設(shè)計一種能夠?qū)崿F(xiàn)進行快速信號處理和數(shù)據(jù)交換的實時圖像處理系統(tǒng)很有必要。
1 系統(tǒng)結(jié)構(gòu)
1.1 結(jié)構(gòu)
系統(tǒng)功能：利用S3C6410進行數(shù)據(jù)整合、任務(wù)調(diào)度、人機交互；利用TMS320C6416進行算法運算；每個DSP與FPGA都是無縫連接。設(shè)計中利用FPGA實現(xiàn)的FIFO進