www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化

  傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能,不能滿(mǎn)足用戶(hù)可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問(wèn)題,本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FPGA的可編程嵌入式系統(tǒng),以實(shí)現(xiàn)系統(tǒng)對(duì)多種本地應(yīng)用和網(wǎng)絡(luò)的支持。

  1. 概述

  傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)的主要目標(biāo)是找到一種優(yōu)化的體系結(jié)構(gòu)來(lái)完成單一的,特定的功能。對(duì)這樣的系統(tǒng)來(lái)說(shuō),ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮的:設(shè)計(jì)者根據(jù)應(yīng)用的要求選擇適當(dāng)?shù)腁SIC,根據(jù)給定的性能要求比如處理器主頻,系統(tǒng)穩(wěn)定性,以及對(duì)功耗的要求等選用適當(dāng)?shù)奶幚砥鲀?nèi)核。

  然而,在當(dāng)今移動(dòng)通信已經(jīng)進(jìn)入每個(gè)人的生活的今天,現(xiàn)在的嵌入式系統(tǒng)比如PDA等已經(jīng)不同于傳統(tǒng)意義上的嵌入式系統(tǒng)了,它們有自己的獨(dú)特特點(diǎn)。客觀(guān)需要要求它們能夠支持多種應(yīng)用功能如網(wǎng)頁(yè)瀏覽,播放音頻/視頻文件,以及進(jìn)行無(wú)線(xiàn)網(wǎng)絡(luò)通信等。

  這樣看來(lái),傳統(tǒng)的設(shè)計(jì)思路因?yàn)橹幻嫦騿我坏膽?yīng)用,無(wú)法滿(mǎn)足多應(yīng)用嵌入式系統(tǒng)的需求。而解決這一問(wèn)題的良好途徑便是向嵌入式系統(tǒng)引入可編程能力,以使得系統(tǒng)能夠根據(jù)用戶(hù)的不同要求實(shí)現(xiàn)對(duì)不同應(yīng)用的支持。

  為了向系統(tǒng)中引入可編程能力,我們考慮在系統(tǒng)中嵌入FPGA,因?yàn)镕PGA具有下列特點(diǎn),使得它成為我們的首選:

  1.現(xiàn)在的FPGA的處理能力和邏輯容量已經(jīng)接近于專(zhuān)用ASIC,功耗也比較低,能夠滿(mǎn)足我們系統(tǒng)設(shè)計(jì)的要求;

  2.由于FPGA具有的可重編程能力,使用了FPGA的嵌入式系統(tǒng)能夠滿(mǎn)足各種不同的應(yīng)用要求;

  從嵌入式系統(tǒng)管理的角度來(lái)說(shuō),對(duì)網(wǎng)絡(luò)通信的支持也是很有必要的,也是很有特色的一個(gè)應(yīng)用,因?yàn)樗沟脧倪h(yuǎn)端服務(wù)器下載新的應(yīng)用程序并在本地運(yùn)行成為可能。為實(shí)現(xiàn)對(duì)這個(gè)功能的支持,我們采用Java作為軟件平臺(tái)。因?yàn)镴ava運(yùn)行在Java虛擬機(jī)之上,它能夠下載并執(zhí)行新的應(yīng)用程序代碼,并且無(wú)需在下載后重新啟動(dòng)系統(tǒng)。

  綜上所述,這個(gè)新的嵌入式系統(tǒng)是基于Java的,有一個(gè)FPGA和標(biāo)準(zhǔn)處理器相連。我們通過(guò)網(wǎng)絡(luò)下載Java代碼和可以對(duì)FPGA進(jìn)行編程的比特流。該系統(tǒng)也支持對(duì)FPGA的動(dòng)態(tài)重新配置。為了實(shí)現(xiàn)硬件(FPGA)和軟件(Java應(yīng)用程序代碼)之間的通信,又定義了一組本地API,以使得從Java應(yīng)用層能夠訪(fǎng)問(wèn)到底層的硬件。為了調(diào)用這些本地API,采用了Java本地接口(JNI)。在本文中,將一些Java函數(shù)(Java method)用FPGA可編程硬件來(lái)實(shí)現(xiàn),稱(chēng)之為硬件方法(HW method)。

  2. 系統(tǒng)設(shè)計(jì)

  實(shí)現(xiàn)一個(gè)Java函數(shù)功能的對(duì)應(yīng)的硬件方法實(shí)現(xiàn)的邏輯結(jié)構(gòu)圖如圖1所示。

  

  輸入緩存和輸出緩存分別用來(lái)接收輸入?yún)?shù)和存儲(chǔ)輸出結(jié)果??刂凭彺嬗糜趯?duì)硬件方法的控制和檢測(cè),比如向硬件方法發(fā)出啟動(dòng)指令,檢查其所處的狀態(tài)并判斷操作是否完成等。該模塊中的所有緩存都映射到處理器物理地址空間中,處理器可以使用正常的讀寫(xiě)指令完成對(duì)這些緩存的訪(fǎng)問(wèn)。

  圖2是該嵌入式系統(tǒng)的硬件平臺(tái),由一個(gè)標(biāo)準(zhǔn)處理器,一個(gè)FPGA和一個(gè)系統(tǒng)存儲(chǔ)單元構(gòu)成。它們之間通過(guò)共享的系統(tǒng)總線(xiàn)連接在一起。

  

  當(dāng)處理器向一個(gè)硬件方法發(fā)出讀寫(xiě)操作指令時(shí),該硬件方法在其自己的地址解碼器的幫助下向數(shù)據(jù)總線(xiàn)上發(fā)送對(duì)應(yīng)的響應(yīng)信號(hào)。在這里,我們可以認(rèn)為是處理器發(fā)起的硬件/軟件通信指令,而FPGA則是作為一個(gè)從屬單元做出回應(yīng)。因?yàn)樵谔幚砥靼l(fā)起初始指令后,就由可配置管理器來(lái)負(fù)責(zé)管理FPGA編程。這樣一來(lái),就實(shí)現(xiàn)了處理器和FPGA的并行運(yùn)行。

  如圖3所示,我們選擇Java作為軟件平臺(tái),并且裝載了一個(gè)嵌入式操作系統(tǒng)為Java實(shí)時(shí)應(yīng)用程序提供基本的服務(wù),比如線(xiàn)程和其它硬件管理等。

  

  通過(guò)系統(tǒng)管理器,可以從遠(yuǎn)程服務(wù)器下載Java應(yīng)用程序。系統(tǒng)管理器主要實(shí)現(xiàn)了下面3種協(xié)議:

  1. 應(yīng)用程序代碼(包括可對(duì)FPGA進(jìn)行編程的比特流)下載協(xié)議;

  2. 用于遠(yuǎn)程管理的系統(tǒng)維護(hù)相關(guān)的協(xié)議;

  3. 控制對(duì)嵌入式系統(tǒng)訪(fǎng)問(wèn)權(quán)限的認(rèn)證協(xié)議。

  系統(tǒng)管理器包括基于socket連接的客戶(hù)端類(lèi)加載器。遠(yuǎn)端應(yīng)用程序可以下載到本地并按照下面的過(guò)程執(zhí)行:

  1. 完成認(rèn)證過(guò)程,系統(tǒng)進(jìn)入管理模式;

  2. 下載應(yīng)用程序代碼,完成系統(tǒng)初始化,比如加載FPGA可編程比特流到相應(yīng)的存儲(chǔ)單元;

  3. 執(zhí)行新的應(yīng)用程序。

  在該系統(tǒng)中,為了簡(jiǎn)化起見(jiàn),預(yù)先映射硬件方法地址到確定的系統(tǒng)物理存儲(chǔ)區(qū),目的是為了尋址操作的方便快捷。

  由于我們使用了Java軟件平臺(tái),應(yīng)用程序就無(wú)法直接訪(fǎng)問(wèn)底層的硬件。這就是說(shuō),運(yùn)行在處理器Java虛擬機(jī)上的應(yīng)用程序不能直接訪(fǎng)問(wèn)映射到FPGA中硬件方法的緩存區(qū)域。為解決這個(gè)問(wèn)題,理論上可以采用下面兩種方法:

  1. 修改Java虛擬機(jī),使其具有對(duì)處理器物理地址的直接訪(fǎng)問(wèn)能力;

  2. 單獨(dú)設(shè)計(jì)一種Java本地接口(JNI),使得應(yīng)用程序通過(guò)該接口提供的功能實(shí)現(xiàn)對(duì)硬件方法映射到的物理地址的訪(fǎng)問(wèn)。

  盡管第一種方案的效率較高,并且沒(méi)有引入額外開(kāi)銷(xiāo),但是修改Java虛擬機(jī)內(nèi)核是相當(dāng)繁雜的工作,同時(shí)也可能會(huì)引起潛在的系統(tǒng)不穩(wěn)定。第二種方案雖然引入了一定的額外開(kāi)銷(xiāo),但便于移植和實(shí)現(xiàn)。因此,我們采用方案二,在Java虛擬機(jī)和Java本地接口之外又設(shè)計(jì)了一個(gè)本地通信庫(kù)。

  本地通信庫(kù)API形式如下:

  int hwWriteXXX(int addr, XXX p);

  int hwWriteArrayXXX(int addr, XXX[] p);

  XXX hwReadXXX(int addr);

  XXX[] hwReadArrayXXX(int addr);

  int hwConfig(int cf_mem_addr, int bitstr_size);

  Java本地接口層接口的形式如下:

  class HWInterface{

  static int ConfigStatus;

  public static native int setParam(CID hw_cid, object P)

  {

  if(type_of_P == XXX)

  err = hwWriteXXX(hw_cid.addr, (XXX)P);

  return err;

  }

  public static native int getResult(CID hw_cid, object R);

  public static native int setCMD(CID hw_cid, int cmd);

  public static native int getStatus(CID hw_cid);

  public synchronized static native int configHW( CID hw_cid);

  }

  在上面代碼中,XXX表示基本的Java數(shù)據(jù)類(lèi)型如整型(integer)、浮點(diǎn)型(float)、雙精度型(double)等。

  Java應(yīng)用程序通過(guò)類(lèi)HWInterface提供的方法訪(fǎng)問(wèn)本地庫(kù)。上面的代碼中給出了setParam的具體實(shí)現(xiàn)。其中,CID是包括硬件方法映射到的緩存地址的一個(gè)對(duì)象,對(duì)應(yīng)于每個(gè)硬件方法的CID都是唯一的,因此,該地址和緩存區(qū)大小都是事先已經(jīng)確定了的。但是,由于系統(tǒng)中只有一個(gè)配置控制器,我們無(wú)法同時(shí)就兩個(gè)或多個(gè)硬件方法向FPGA進(jìn)行編程,也可以說(shuō)同一時(shí)刻只能有一個(gè)硬件方法在使用配置控制器。為此,引入了一個(gè)靜態(tài)變量ConfigStatus來(lái)反映配置控制器的當(dāng)前狀態(tài)。所以,訪(fǎng)問(wèn)配置控制器的函數(shù)configHW()是靜態(tài)的同步的。

  使用上面給出的接口,則下面這段代碼

  methodA()

  {

  …;

  int a = objA.m1(2); //SW method

  int b = objB.m2(3); //HW method

  int c = a + b;

  …;

  }

  就應(yīng)該寫(xiě)成下面的形式:

  methodA()

  {

  …;

  1 HWInterface.configHW(cid2); // cid2 is the ID of HW method m2

  2 Object P = new Integer(3);

  3 HWInterface.SetParam(cid2,P);

  4 HWInterface.startHW(cid2);

  5 int a = objA.m1(2);

  6 Object R = new Integer();

  7 While(HWInterface.getResult(cid2, R) == 0)

  ; //wait until HW method finished

  8 HWInterface.getResult(cid2, R);

  9 int b = ((Integer)R.getValue());

  10 int c = a + b;

  …;

  }

  在上例中,為了執(zhí)行FPGA中的函數(shù)objB.m2(),首先對(duì)FPGA進(jìn)行編程(Line1)。然后,將參數(shù)拷貝到硬件方法的輸 入緩存中(Line3),并對(duì)硬件方法進(jìn)行初始化(Line4)。最后,采用了一個(gè)循環(huán)函數(shù)持續(xù)檢查硬件方法緩存的狀態(tài)(Line7,8),直至計(jì)算完成,然后拷貝得到結(jié)果(Line9)。

  3. 系統(tǒng)實(shí)現(xiàn)

  使用ARM710T處理器和Virtex的FPGA,根據(jù)上文給出的設(shè)計(jì)方案,我們實(shí)現(xiàn)了一個(gè)嵌入式系統(tǒng)開(kāi)發(fā)平臺(tái)。該平臺(tái)包括一個(gè)網(wǎng)絡(luò)接口,兩個(gè)調(diào)試接口,一個(gè)PCI主機(jī)接口和一個(gè)串行口。并移植了一個(gè)嵌入式操作系統(tǒng)和一個(gè)小巧的Java實(shí)時(shí)運(yùn)行環(huán)境。如圖4:

  

  4. 總結(jié)

  本文用一種全新的思路,對(duì)傳統(tǒng)的嵌入式系統(tǒng)進(jìn)行了改進(jìn),實(shí)現(xiàn)了一種能夠支持多種應(yīng)用的嵌入式系統(tǒng)平臺(tái)。利用FPGA的可編程性和Java平臺(tái)良好的移植性能,該平臺(tái)完全能夠滿(mǎn)足我們的設(shè)計(jì)要求。當(dāng)然,也有不足之處,比如對(duì)配置控制器的狀態(tài)的獲取,可以考慮使用中斷的方式來(lái)實(shí)現(xiàn),而不是采用本文中的循環(huán)查詢(xún)機(jī)制。這將在以后的工作中加以改進(jìn)。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀(guān)點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在工業(yè)物聯(lián)網(wǎng)設(shè)備部署中,Modbus通信故障是導(dǎo)致系統(tǒng)停機(jī)的首要原因之一。據(jù)統(tǒng)計(jì),超過(guò)60%的現(xiàn)場(chǎng)問(wèn)題源于通信配置錯(cuò)誤或數(shù)據(jù)解析異常。本文從嵌入式系統(tǒng)開(kāi)發(fā)視角,系統(tǒng)闡述Modbus通信調(diào)試的方法論,結(jié)合實(shí)際案例解析如何高...

關(guān)鍵字: 嵌入式系統(tǒng) Modbus通信

在嵌入式系統(tǒng)開(kāi)發(fā)中,看門(mén)狗(Watchdog Timer, WDT)是保障系統(tǒng)可靠性的核心組件,其初始化時(shí)機(jī)的選擇直接影響系統(tǒng)抗干擾能力和穩(wěn)定性。本文從硬件架構(gòu)、軟件流程、安全規(guī)范三個(gè)維度,系統(tǒng)分析看門(mén)狗初始化的最佳實(shí)踐...

關(guān)鍵字: 單片機(jī) 看門(mén)狗 嵌入式系統(tǒng)

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來(lái)一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來(lái) 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開(kāi)發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)憑借其開(kāi)發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場(chǎng)重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車(chē)電子到航空航天,F(xiàn)PGA 的身影無(wú)處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門(mén)陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開(kāi)售Altera?的Agilex? 3 FPGA C系列開(kāi)發(fā)套件。此開(kāi)...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

人工智能(AI)和機(jī)器學(xué)習(xí)(ML)是使系統(tǒng)能夠從數(shù)據(jù)中學(xué)習(xí)、進(jìn)行推理并隨著時(shí)間的推移提高性能的關(guān)鍵技術(shù)。這些技術(shù)通常用于大型數(shù)據(jù)中心和功能強(qiáng)大的GPU,但在微控制器(MCU)等資源受限的器件上部署這些技術(shù)的需求也在不斷增...

關(guān)鍵字: 嵌入式系統(tǒng) 人工智能 機(jī)器學(xué)習(xí)

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀(guān)察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

Zephyr開(kāi)源項(xiàng)目由Linux基金會(huì)維護(hù),是一個(gè)針對(duì)資源受限的嵌入式設(shè)備優(yōu)化的小型、可縮放、多體系結(jié)構(gòu)實(shí)時(shí)操作系統(tǒng)(RTOS)。近年來(lái),Zephyr RTOS在嵌入式開(kāi)發(fā)中的采用度逐步增加,支持的開(kāi)發(fā)板和傳感器不斷增加...

關(guān)鍵字: 嵌入式系統(tǒng) 軟件開(kāi)發(fā) 實(shí)時(shí)操作系統(tǒng) Zephyr項(xiàng)目

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過(guò)來(lái)的顯示內(nèi)容和顯示控制命令 , 通過(guò)命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏
關(guān)閉