在普通印制的布線中由于信號(hào)是低速信號(hào)，所以在3W原則的基本布線規(guī)則下按照信號(hào)的流向?qū)⑵溥B接起來(lái)，一般都不會(huì)出現(xiàn)問(wèn)題。但是如果信號(hào)是100M以上的速度時(shí)，布線就很有講究了。由于最近布過(guò)速度高達(dá)300M的DDR信號(hào)，所以仔細(xì)說(shuō)明一下DDR信號(hào)的布線原則和技巧。高速系統(tǒng)一般采用低壓信號(hào)，電壓低，擺幅小，容易提高速度，降低功耗，但這給布線帶來(lái)了困難，因?yàn)榈蛪盒盘?hào)功率受信號(hào)線內(nèi)阻影響大，是電壓平方關(guān)系，所以要盡量減少內(nèi)阻，比如使用電平面，多打孔，縮短走線距離，高壓傳輸在終點(diǎn)用電阻分壓出較低電壓的信號(hào)等。SDRAM、DDR-I、DDR-II、 DDR-III信號(hào)電壓一個(gè)比一個(gè)低，越來(lái)越不容易做穩(wěn)定。電源供給也要注意，如果能量供給不足，內(nèi)存不會(huì)穩(wěn)定工作。信號(hào)完整性和傳輸線的概念是一個(gè)專業(yè)性比較強(qiáng)的系統(tǒng)知識(shí)，這里不做詳細(xì)描述?，F(xiàn)在即使不懂信號(hào)完整性及傳輸線的概念請(qǐng)按照下面通用的基本法則做，布出來(lái)的DDR高速信號(hào)板是不會(huì)出現(xiàn)問(wèn)題的。1）DDR和主控芯片盡量靠近，DDR高速信號(hào)中所有差分信號(hào)組對(duì)都要嚴(yán)格等長(zhǎng)(最多允許50mils的冗余)，所有信號(hào)線、時(shí)鐘線長(zhǎng)度不超過(guò)2500mils，盡量0過(guò)孔。元件層下面一定要有一個(gè)接地良好的地層，所有走線不能跨過(guò)地的分割槽，即從元件層透視地層看不到與信號(hào)線交叉的地層分割線。這樣的話400M的DDR基本上是不會(huì)有問(wèn)題的。其它的一些3W、 20H法則就能做到盡量做到吧。2）地址和命令信號(hào)組：保持完整的地和電源平面。特征阻抗控制在50～60 Ω。信號(hào)組與其他非DDR信號(hào)間距至少保持在20 mil以上。組內(nèi)信號(hào)應(yīng)該與DDR時(shí)鐘線長(zhǎng)度匹配，差距至少控制在500 mil內(nèi)。串聯(lián)匹配電阻RS值為O～33 Ω，并聯(lián)匹配電阻RT值應(yīng)該在25～68 Ω。本組內(nèi)的信號(hào)不要和數(shù)據(jù)信號(hào)組在同一個(gè)電阻排內(nèi)。3）控制信號(hào)組：控制信號(hào)組的信號(hào)最少，只有時(shí)鐘使能和片選兩種信號(hào)。仍需要有一個(gè)完整的地平面和電源平面作參考。串聯(lián)匹配電阻RS值為O～33 Ω，并聯(lián)匹配終端電阻RT值為25～68 Ω。為了防止串?dāng)_，本組內(nèi)信號(hào)同樣也不能和數(shù)據(jù)信號(hào)在同一個(gè)電阻排內(nèi)。4）數(shù)據(jù)信號(hào)組：以地平面為參考，給信號(hào)回路提供完整的地平面。特征阻抗控制在50～60 Ω。線寬與時(shí)鐘信號(hào)寬度一致即可。與其他非DDR信號(hào)間距至少隔離20 mil。長(zhǎng)度匹配按字節(jié)通道為單位進(jìn)行設(shè)置，每字節(jié)通道內(nèi)數(shù)據(jù)信號(hào)DQ、 數(shù)據(jù)選通DQS和數(shù)據(jù)屏蔽信號(hào)DM長(zhǎng)度差應(yīng)控制在±100mil內(nèi)（非常重要），不同字節(jié)通道的信號(hào)長(zhǎng)度差應(yīng)控制在500 mil內(nèi)。與相匹配的DM和DQS串聯(lián)匹配電阻RS值為0～33 Ω，并聯(lián)匹配終端電阻RT值為25～68Ω。如果使用電阻排的方式匹配，則數(shù)據(jù)電阻排內(nèi)不應(yīng)有其他DDR信號(hào)。5）時(shí)鐘信號(hào)：以地平面為參考，給整個(gè)時(shí)鐘回路的走線提供一個(gè)完整的地平面，給回路電流提供一個(gè)低阻抗的路徑。由于是差分時(shí)鐘信號(hào)，在走線前應(yīng)預(yù)先設(shè)計(jì)好線寬線距，了解CPU差分阻抗要求，再按照這種約束來(lái)進(jìn)行布線。所有的DDR差分時(shí)鐘信號(hào)都必須在關(guān)鍵平面上走線，盡量避免層到層的轉(zhuǎn)換。線寬和差分間距需要保證3W原則，信號(hào)線的單線阻抗應(yīng)控制在50～60 Ω，差分阻抗控制在100～120 Ω。時(shí)鐘信號(hào)到其他信號(hào)應(yīng)保持在20 mil*以上的距離來(lái)防止對(duì)其他信號(hào)的干擾。蛇形走線的間距不應(yīng)小于20 mil。串聯(lián)終端電阻RS值在15～33Ω，可選的并聯(lián)終端電阻RT值在25～68 Ω。（端接電阻值都應(yīng)在原理圖設(shè)計(jì)時(shí)就將電阻接入）6）電源部分應(yīng)將去耦電容放置在芯片的電源腳附近。電源和地要有獨(dú)立的層，以供信號(hào)就近低阻的返回。電源和地層應(yīng)盡量多打過(guò)孔保證其電氣連接性足夠良好、暢通。只要遵循以上規(guī)則和技巧，LAYOUT出來(lái)的DDR高速信號(hào)是不會(huì)出現(xiàn)什么問(wèn)題的。在各信號(hào)的等長(zhǎng)處理中，為了保證信號(hào)線的線長(zhǎng)允許誤差，可以故意使用繞遠(yuǎn)路徑處理，一般往往用蛇形線來(lái)走線。經(jīng)常看到“等長(zhǎng)布線”，其實(shí)，等長(zhǎng)不是目的，真正的目的是滿足建立保持時(shí)間，同頻同相，采樣正確。等長(zhǎng)只不過(guò)可以最簡(jiǎn)單地實(shí)現(xiàn)這個(gè)目的，要定量分析線長(zhǎng)。在線的特征阻抗控制上，一般應(yīng)對(duì)線的厚度提出要求，但各個(gè)制板廠家的制作工藝及介電常數(shù)不同，所以要提要求給制板廠家讓其控制信號(hào)線的特征阻抗。