摘 要： 為了解決多相變頻控制系統(tǒng)驅(qū)動(dòng)信號(hào)多、對(duì)實(shí)時(shí)性要求高的問(wèn)題，設(shè)計(jì)了一種基于DSP和FPGA的多相變頻控制器。提出一種利用三相PWM信號(hào)產(chǎn)生單元構(gòu)建多相PWM發(fā)生器的設(shè)計(jì)方法。該多相變頻控制器可以對(duì)任意相數(shù)、任意調(diào)制波波形進(jìn)行在線設(shè)置及多種控制方法的選擇。實(shí)驗(yàn)結(jié)果證明了該多相變頻控制器具有通用、靈活、可靠的特點(diǎn)。
關(guān)鍵詞： 多相變頻控制器；脈沖寬度調(diào)制；數(shù)字信號(hào)處理器；現(xiàn)場(chǎng)可編程門陣列

在電機(jī)驅(qū)動(dòng)系統(tǒng)應(yīng)用中，多相電機(jī)驅(qū)動(dòng)系統(tǒng)可以應(yīng)用在供電電壓受限制的場(chǎng)合，其作用是：(1)解決低壓大功率的問(wèn)題；(2)減小振動(dòng)和噪音。由于電機(jī)相數(shù)增加，輸出轉(zhuǎn)矩脈動(dòng)減小、脈動(dòng)頻率增加，使驅(qū)動(dòng)系統(tǒng)低速特性得到很大的改善；(3)提高可靠性。由于相數(shù)冗余，當(dāng)多相電機(jī)驅(qū)動(dòng)系統(tǒng)中有一相甚至幾相發(fā)生故障時(shí)，電機(jī)仍可運(yùn)行。因此，多相電機(jī)驅(qū)動(dòng)系統(tǒng)特別適合于高可靠性要求的場(chǎng)合，多相系統(tǒng)的這些優(yōu)點(diǎn)引起學(xué)術(shù)界和工程界的廣泛關(guān)注。由于多相系統(tǒng)采用的開(kāi)關(guān)器件多，控制系統(tǒng)復(fù)雜，所以對(duì)多相系統(tǒng)控制器的性能要求較高[1-3]。
在三相變頻控制系統(tǒng)中，雖然DSP控制算法結(jié)構(gòu)復(fù)雜，但運(yùn)算速度高、尋址方式靈活和通信性能強(qiáng)大等特點(diǎn)，已經(jīng)得到了廣泛應(yīng)用。而對(duì)于多相變頻控制系統(tǒng)，還要求控制器的實(shí)時(shí)性能高、能夠處理大量數(shù)據(jù)，并且要有更多接口用于PWM驅(qū)動(dòng)信號(hào)，而這些要求FPGA都能滿足。
因此，本文在三相PWM信號(hào)產(chǎn)生方法的基礎(chǔ)上，提出一種基于DSP和FPGA的多相PWM信號(hào)的產(chǎn)生方法。采用這種方法設(shè)計(jì)了多相變頻控制器，其具有一定的通用性，可以通過(guò)上位機(jī)軟件對(duì)相數(shù)、調(diào)制波波形和控制方法進(jìn)行在線設(shè)置。
1 多相變頻控制器設(shè)計(jì)思想
多相變頻控制器的通用性表現(xiàn)在：(1)多相電機(jī)的相數(shù)可選；(2)載波頻率可選；(3)根據(jù)諧波注入的需要，可選擇不同調(diào)制波；(4)依據(jù)電機(jī)連接方式，可選擇不同的控制方法。
為了實(shí)現(xiàn)上述功能，本文采用模塊化的方法對(duì)控制器結(jié)構(gòu)進(jìn)行了設(shè)計(jì)，控制器由上位機(jī)、DSP和FPGA三部分構(gòu)成，其總體結(jié)構(gòu)框圖如圖1所示。

上位機(jī)的操作軟件由面向?qū)ο蟮能浖?shí)現(xiàn)。從控制面板上可以控制電機(jī)運(yùn)行、停止，并且可對(duì)電機(jī)相數(shù)、載波頻率、調(diào)制波波形、死區(qū)時(shí)間等進(jìn)行設(shè)置。
為了最大限度地發(fā)揮DSP和FPGA各自的優(yōu)勢(shì)，由DSP主要實(shí)現(xiàn)控制算法、采集反饋信號(hào)及與上位機(jī)進(jìn)行通信；由FPGA實(shí)現(xiàn)調(diào)制算法，產(chǎn)生多相PWM信號(hào)，這部分占用硬件資源多，而且對(duì)實(shí)時(shí)性要求高。
控制過(guò)程如下：
(1)上位機(jī)與DSP通過(guò)串行接口相連，在需要?jiǎng)幼鲿r(shí)向DSP發(fā)出指令。
(2)DSP根據(jù)接收到的指令調(diào)用相關(guān)函數(shù)，如對(duì)系統(tǒng)進(jìn)行初始化、運(yùn)行相應(yīng)的控制算法、進(jìn)行信號(hào)采集等。
(3)通過(guò)DSP與FPGA并行通信，DSP對(duì)FPGA進(jìn)行調(diào)制算法的初始化并解除PWM封鎖，F(xiàn)PGA根據(jù)接收到的頻率和幅值進(jìn)行計(jì)算，產(chǎn)生PWM信號(hào)。
2 多相PWM波形產(chǎn)生
2.1 SPWM波形產(chǎn)生原理
　　正弦脈寬調(diào)制(SPWM)的產(chǎn)生原理如圖2所示。用一組等腰三角形波與一個(gè)正弦波比較，其交點(diǎn)作為SPWM波的上升或下降時(shí)刻。當(dāng)正弦波幅值大于三角波幅值時(shí)，輸出為高電平；當(dāng)正弦波的幅值小于三角波的幅值時(shí)，輸出為低電平[4]。

利用FPGA生成SPWM的基本原理是將三角波發(fā)生器產(chǎn)生的數(shù)字信號(hào)與存儲(chǔ)在ROM中的正弦波信號(hào)相比較，根據(jù)兩者的大小來(lái)決定SPWM波的輸出。
2.2 多相PWM波形產(chǎn)生
圖3給出了三相SPWM信號(hào)的產(chǎn)生方法。序列發(fā)生器的作用是按順序產(chǎn)生A相、B相、C相的時(shí)鐘信號(hào)；地址合成與數(shù)據(jù)分離利用了分時(shí)復(fù)用的原理，目的是為了減少ROM的使用數(shù)量。多相正弦波只需一個(gè)ROM即可，也為外掛ROM創(chuàng)造了條件[5]。