STM32通過(guò)FSMC讀寫(xiě)CPLD的程序，CPLD掛在STM32的地址線(xiàn)和數(shù)據(jù)線(xiàn)上，將CPLD看做片外RAM的方式來(lái)進(jìn)行讀寫(xiě)，在我做的板子上CPLD掛在第四個(gè)區(qū)，因此基地址是0x6c000000，通過(guò)FSMC來(lái)進(jìn)行讀寫(xiě)，程序較為簡(jiǎn)單，具體的地方在函數(shù)中都有注釋?zhuān)瑑H供參考。

1. /**************************(C)COPYRIGHTemouse2011***************************

2. 名稱(chēng)：CPLD.c

3. 功能：配置fsmc，CPLD讀寫(xiě)函數(shù)

4. 作者：emouse

5. 時(shí)間：2011.1.2

6. 版本：1.0

7. 注意：一定要使能RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC,ENABLE);

8. *******************************************************************************/

9. #include"STM32Lib//stm32f10x.h"

10. #include"hal.h"

11. //使用第一塊存儲(chǔ)區(qū)，使用第四塊，定義基地址

12. #defineBank1_SRAM4_ADDR((uint32_t)0x6c000000)

13. /*******************************************************************************

14. 名稱(chēng)：CPLD_Init(void)

15. 功能：配置FSMC寄存器

16. 參數(shù)：無(wú)

17. 時(shí)間：2011.1.15

18. 版本：1.0

19. 注意：實(shí)際CPLD只用了8根地址線(xiàn)和8根數(shù)據(jù)線(xiàn)

20. 按照模式A-SRAM/PSRAM(CRAM)OE翻轉(zhuǎn)模式配置讀寫(xiě)時(shí)序時(shí)序圖在STM32技術(shù)手冊(cè)P332

21. 可以按照實(shí)際連接配置地址線(xiàn)數(shù)據(jù)線(xiàn)

22. *******************************************************************************/

23. voidCPLD_Init(void)

24. {

26. FSMC_NORSRAMInitTypeDefFSMC_NORSRAMInitStructure;

27. FSMC_NORSRAMTimingInitTypeDefp;

28. GPIO_InitTypeDefGPIO_InitStructure;

30. RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD|RCC_APB2Periph_GPIOG|RCC_APB2Periph_GPIOE|

31. RCC_APB2Periph_GPIOF,ENABLE);

33. /*--GPIOConfiguration------------------------------------------------------*/

34. /*!

35. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_8|GPIO_Pin_9|

36. GPIO_Pin_10|GPIO_Pin_14|GPIO_Pin_15;

37. GPIO_InitStructure.GPIO_Mode=GPIO_Mode_AF_PP;

38. GPIO_InitStructure.GPIO_Speed=GPIO_Speed_50MHz;

39. GPIO_Init(GPIOD,&GPIO_InitStructure);

41. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_7|GPIO_Pin_8|GPIO_Pin_9|GPIO_Pin_10|

42. GPIO_Pin_11|GPIO_Pin_12|GPIO_Pin_13|GPIO_Pin_14|

43. GPIO_Pin_15;

44. GPIO_Init(GPIOE,&GPIO_InitStructure);

46. /*!

47. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_2|GPIO_Pin_3|

48. GPIO_Pin_4|GPIO_Pin_5|GPIO_Pin_12|GPIO_Pin_13|

49. GPIO_Pin_14|GPIO_Pin_15;

50. GPIO_Init(GPIOF,&GPIO_InitStructure);

52. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_2|GPIO_Pin_3|

53. GPIO_Pin_4|GPIO_Pin_5;

54. GPIO_Init(GPIOG,&GPIO_InitStructure);

56. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_11|GPIO_Pin_12|GPIO_Pin_13;

57. GPIO_Init(GPIOD,&GPIO_InitStructure);

59. /*!

60. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_4|GPIO_Pin_5;

61. GPIO_Init(GPIOD,&GPIO_InitStructure);

63. /*!

64. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_12;

65. GPIO_Init(GPIOG,&GPIO_InitStructure);

67. /*!

68. //GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1;

69. //GPIO_Init(GPIOE,&GPIO_InitStructure);

71. /*--FSMCConfiguration------------------------------------------------------*/

72. p.FSMC_AddressSetupTime=0;

73. p.FSMC_AddressHoldTime=0;

74. p.FSMC_DataSetupTime=1;

75. p.FSMC_BusTurnAroundDuration=0;

76. p.FSMC_CLKDivision=0;

77. p.FSMC_DataLatency=0;

78. p.FSMC_AccessMode=FSMC_AccessMode_A;

79. FSMC_NORSRAMInitStructure.FSMC_Bank=FSMC_Bank1_NORSRAM4;

80. FSMC_NORSRAMInitStructure.FSMC_DataAddressMux=FSMC_DataAddressMux_Disable;

81. FSMC_NORSRAMInitStructure.FSMC_MemoryType=FSMC_MemoryType_SRAM;

82. FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth=FSMC_MemoryDataWidth_8b;

83. FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode=FSMC_BurstAccessMode_Disable;

84. FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait=FSMC_AsynchronousWait_Disable;

85. FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity=FSMC_WaitSignalPolarity_Low;

86. FSMC_NORSRAMInitStructure.FSMC_WrapMode=FSMC_WrapMode_Disable;

87. FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive=FSMC_WaitSignalActive_BeforeWaitState;

88. FSMC_NORSRAMInitStructure.FSMC_WriteOperation=FSMC_WriteOperation_Enable;

89. FSMC_NORSRAMInitStructure.FSMC_WaitSignal=FSMC_WaitSignal_Disable;

90. FSMC_NORSRAMInitStructure.FSMC_ExtendedMode=FSMC_ExtendedMode_Disable;

91. FSMC_NORSRAMInitStructure.FSMC_WriteBurst=FSMC_WriteBurst_Disable;

92. FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct=&p;

93. FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct=&p;

94. FSMC_NORSRAMInit(&FSMC_NORSRAMInitStructure);

95. /*!

96. FSMC_NORSRAMCmd(FSMC_Bank1_NORSRAM4,ENABLE);

97. }

98. /*******************************************************************************

99. 名稱(chēng)：CPLD_Write

100. 功能：CPLD寫(xiě)時(shí)序

101. 參數(shù)：uint8_tpBuffer-寫(xiě)入的數(shù)據(jù)uint32_tWriteAddr-寫(xiě)入的地址

102. 時(shí)間：2011.1.15

103. 版本：1.0

104. 注意：在硬件設(shè)計(jì)中使用了八根地址線(xiàn)和數(shù)據(jù)線(xiàn)，因此以八位的數(shù)據(jù)寫(xiě)入

105. *******************************************************************************/

106. voidCPLD_Write(uint8_tpBuffer,uint32_tWriteAddr)

107. {

108. *(uint32_t*)(Bank1_SRAM4_ADDR+WriteAddr)=pBuffer;

109. }

110. /*******************************************************************************

111. 名稱(chēng)：uint8_tSRAM_Read(uint32_tReadAddr)

112. 功能：CPLD讀

113. 參數(shù)：uint32_tReadAddr需要讀取的地址，返回讀取的值

114. 時(shí)間：2011.1.15

115. 版本：1.0

116. 注意：在硬件設(shè)計(jì)中使用了八根地址線(xiàn)和數(shù)據(jù)線(xiàn)，因此以八位的數(shù)據(jù)寫(xiě)入

117. **************************************************