一、ARM中異常中斷的類型：

異常中斷名稱含義復(fù)位(Reset)當(dāng)處理器復(fù)位引腳有效時，系統(tǒng)產(chǎn)生復(fù)位異常中斷，程序跳轉(zhuǎn)到復(fù)位異常中斷處理程序處執(zhí)行。復(fù)位異常中斷通常用在下面幾種情況：

1、系統(tǒng)加電時

2、系統(tǒng)復(fù)位時

3、跳轉(zhuǎn)到復(fù)位中斷向量處執(zhí)行，稱為軟復(fù)位

未定義的指令當(dāng)ARM處理器或者是系統(tǒng)中協(xié)處理器認(rèn)為當(dāng)前指令未定義時，產(chǎn)生未定義指令異常中斷?？梢酝ㄟ^該異常中斷機(jī)制仿真浮點向量運算。軟件中斷

（software interrupt SWI）

這是一個由用戶定義的中斷指令?？梢杂糜谟脩裟Ｊ较鲁绦蛘{(diào)用特權(quán)操作指令。在實時操作系統(tǒng)（RTOS）中可以通過該機(jī)制實現(xiàn)系統(tǒng)功能調(diào)用指令預(yù)取中止

（Prefech Abort）

如果處理器預(yù)取指令的地址不存在，或者該地址不允許當(dāng)前指令訪問，當(dāng)該被預(yù)取的指令執(zhí)行時，處理器產(chǎn)生指令預(yù)取中止異常中斷數(shù)據(jù)訪問中止

（Data Abort）

如果數(shù)據(jù)訪問指令的目標(biāo)地址不存在，或者該地址不允許當(dāng)前指令訪問，處理器產(chǎn)生數(shù)據(jù)訪問中止異常中斷外部中斷請求（IRQ）當(dāng)處理器的外部中斷請求引腳有效，而且CPSR寄存器的I控制位被清除時，處理器產(chǎn)生外部中斷請求（IRQ）異常中斷。系統(tǒng)中各外設(shè)通常通過該異常中斷請求處理器服務(wù)快速中斷請求（FIQ）當(dāng)處理器的外部快速中斷請求引腳有效，而且CPSR寄存器的F控制位被清除時，處理器產(chǎn)生外部中斷請求（FIQ）異常中斷

注：不要把異常中斷類型和處理器的工作模式搞混。

復(fù)位異常發(fā)生后，進(jìn)入到管理模式(svc) 下。

軟中斷發(fā)生后， 進(jìn)入到 管理模式(svc) 下。

未定義指令異常發(fā)生后， 進(jìn)入到 未定義指令中止模式(und)下。

指令預(yù)取中止異常發(fā)生后， 進(jìn)入到 數(shù)據(jù)訪問中止模式(abt)下;

數(shù)據(jù)訪問中止異常發(fā)生后， 進(jìn)入到 數(shù)據(jù)訪問中止模式(abt) 下：

外部中斷發(fā)生后， 進(jìn)入到 外部中斷模式(irq)下;

快速中斷發(fā)生后， 進(jìn)入到 快速中斷模式(fiq)下;

二、ARM對異常中斷的響應(yīng)過程

(1)ARM處理器對異常中斷的響應(yīng)過程：

保存處理器當(dāng)前狀態(tài)、中斷屏蔽位以及各條件標(biāo)志位。這是通過將當(dāng)前程序狀態(tài)寄存器CPSR的內(nèi)容保存到將要執(zhí)行的異常中斷對應(yīng)的SPSR寄存器中實現(xiàn)的。各異常中斷有自己的物理SPSR寄存器。

設(shè)置當(dāng)前程序狀態(tài)寄存器CPSR中相應(yīng)的位。包括：進(jìn)入ARM狀態(tài);設(shè)置CPSR中的位，使處理器進(jìn)入相應(yīng)的執(zhí)行模式;設(shè)置CPSR中的位，禁IRQ中斷，當(dāng)進(jìn)入FIQ模式時，禁止FIQ中斷。

將寄存器Ir_mode(R14)設(shè)置成返回地址。

將程序計數(shù)器值(PC)，設(shè)置成該異常中斷的中斷向量地址，從而跳轉(zhuǎn)到相應(yīng)異常中斷處理程序處執(zhí)行。

注：以上過程全部是由硬件自動完成的。不管是在ARM狀態(tài)下還是在THUMB狀態(tài)下發(fā)生異常，都會自動切換到ARM狀態(tài)下進(jìn)行異常的處理

(2)從異常中斷處理程序中返回：

恢復(fù)被中斷程序的處理器狀態(tài)，即將SPSR_mode寄存器內(nèi)容復(fù)制到CPSR中。

返回到發(fā)生異常中斷的指令下一條指令處執(zhí)行，即將Ir_mode寄存器的內(nèi)容復(fù)制到程序計數(shù)器PC中。

注：實際上，當(dāng)異常中斷發(fā)生時，程序計數(shù)器PC所指的位置對于不同的異常中斷是不同的。同樣，返回地址對于各種不同的異常中斷也是不同的。詳細(xì)見(3)

復(fù)位異常中斷處理程序不需要返回。在復(fù)位異常中斷處理程序開始整個用戶程序的執(zhí)行，因而它不需要返回。

由于異常模式不同以及ARM內(nèi)核采用流水線技術(shù)，異常處理程序里要根據(jù)異常模式計算返回地址。

一條指令的執(zhí)行分為：取指，譯碼，執(zhí)行三個主要階段，CPU由于使用流水線技術(shù)，造成當(dāng)前執(zhí)行指令的地址應(yīng)該是PC – 8(32位機(jī)一條指令四個字節(jié))，那么執(zhí)行指令的下條指令應(yīng)該是PC – 4。在異常發(fā)生時，CPU自動會將將PC – 4的值保存到LR里，但是該值是否正確還要看異常類型才能決定

(3)詳細(xì)：各個異常狀態(tài)發(fā)生后，ARM處理器硬件響應(yīng)過程

1、響應(yīng)復(fù)位異常中斷

上電復(fù)位：在上電后，復(fù)位使內(nèi)部達(dá)到預(yù)定的狀態(tài)，特別是程序跳到初始入口;

復(fù)位引腳上的復(fù)位脈沖：這是由外部其他控制信號引起的;

對系統(tǒng)電源檢測發(fā)現(xiàn)過壓或欠壓;

時鐘異常復(fù)位。

當(dāng)發(fā)生 復(fù)位 時，處理器硬件響應(yīng)中斷，自動執(zhí)行如下操作：

強(qiáng)制進(jìn)入管理模式;

強(qiáng)制進(jìn)入ARM狀態(tài);

禁止IRQ中斷和FIQ中斷;

跳轉(zhuǎn)到絕對地址PC=0x00000000處執(zhí)行

2、未定義指令異常

遇到一條無法執(zhí)行的指令，此指令沒有定義;

執(zhí)行一條對協(xié)處理器的操作指令，在正常情況下，協(xié)處理器應(yīng)該應(yīng)答，但協(xié)處理器沒有應(yīng)答。

處理器響應(yīng)中斷后，硬件自動執(zhí)行下列操作 ：

把程序狀態(tài)寄存器CPSR拷貝給SPSR_und;

強(qiáng)制進(jìn)入未定義模式;

強(qiáng)制進(jìn)入到ARM模式;

禁止IRQ中斷

把下一條指令的地址拷貝給LR;

跳轉(zhuǎn)到絕對地址PC=0x00000004處執(zhí)行;

關(guān)于從異常中斷處理程序的返回:

未定義指令異常中斷是由當(dāng)前執(zhí)行的指令自身產(chǎn)生的，當(dāng)產(chǎn)生中斷時，程序計數(shù)器PC的值還未更新，它指向當(dāng)前指令后面的第二條指令(對于ARM指令，它指向當(dāng)前指令地址加8字節(jié)的位置;對于Thumb指令，它指向當(dāng)前指令地址加4字節(jié)的位置)。當(dāng)未定義指令異常中斷發(fā)生時，處理器自動將值(pc-4)保存到lr_und中，此時(pc-4)指向當(dāng)前指令的下一條指令，所以從未定義指令異常中斷返回可以通過如下指令來實現(xiàn)：

MOV PC,LR

當(dāng)異常中斷處理程序中使用了數(shù)據(jù)棧時，可以使用下面的指令在進(jìn)入異常中斷處理程序時保存被中斷程序的執(zhí)行現(xiàn)場，在退出異常中斷處理程序時恢復(fù)被中斷程序的執(zhí)行現(xiàn)場。異常中斷程序中使用的數(shù)據(jù)棧由用戶提供。

STMFD sp! , {reglist，lr}

....

LDMFD sp! , {reglist，pc}^

reglist時異常中斷處理程序中使用的寄存器列表。標(biāo)識符^指示將SPSR_mode寄存器的內(nèi)容復(fù)制到CPSR中，該指令只能在特權(quán)模式下使用。

3、軟件中斷異常

是由指令SWI引起的，程序在執(zhí)行這一指令后，進(jìn)入異常中斷。

處理器響應(yīng)中斷后，硬件自動執(zhí)行下列操作 ：

把程序狀態(tài)寄存器CPSR拷貝給SPSR_svc;

強(qiáng)制進(jìn)入管理模式;

強(qiáng)制進(jìn)入到ARM狀態(tài);

禁止IRQ中斷。

把下一條指令的地址拷貝給LR;

跳轉(zhuǎn)到絕對地址PC=0x00000008處執(zhí)行;

關(guān)于從異常中斷處理程序的返回:

軟件中斷異常是由當(dāng)前執(zhí)行的指令自身產(chǎn)生的，當(dāng)產(chǎn)生中斷時，程序計數(shù)器PC的值還未更新，它指向當(dāng)前指令后面的第二條指令(對于ARM指令，它指向當(dāng)前指令地址加8字節(jié)的位置;對于Thumb指令，它指向當(dāng)前指令地址加4字節(jié)的位置)。當(dāng)軟件中斷發(fā)生時，處理器自動將值(pc-4)保存到lr_siw中，此時(pc-4)指向當(dāng)前指令的下一條指令，所以從軟件中斷返回可以通過如下指令來實現(xiàn)：

MOV PC,LR

當(dāng)異常中斷處理程序中使用了數(shù)據(jù)棧時，可以使用下面的指令在進(jìn)入異常中斷處理程序時保存被中斷程序的執(zhí)行現(xiàn)場，在退出異常中斷處理程序時恢復(fù)被中斷程序的執(zhí)行現(xiàn)場。異常中斷程序中使用的數(shù)據(jù)棧由用戶提供。

STMFD sp! , {reglist，lr}

....

LDMFD sp! , {reglist，pc}^

reglist時異常中斷處理程序中使用的寄存器列表。標(biāo)識符^指示將SPSR_mode寄存器的內(nèi)容復(fù)制到CPSR中，該指令只能在特權(quán)模式下使用。

4、預(yù)取指中止異常

由程序存儲器引起的中止異常叫做預(yù)取指中止異常;

由數(shù)據(jù)存儲器引起的中止異常叫做數(shù)據(jù)中止異常。

由于ARM的指令是3級流水線結(jié)構(gòu)，讀取指令周期是提前進(jìn)行的，因此把讀取指令的過程一般稱預(yù)取指。在指令預(yù)取時，如果目標(biāo)地址是非法的，該指令被標(biāo)記成有問題的指令，這時，流水線上該指令之前的指令繼續(xù)執(zhí)行。有兩種可能如下：

1.當(dāng)執(zhí)行這條指令前程序發(fā)生跳轉(zhuǎn)，則這條無效指令不引起異常中斷;

2.當(dāng)執(zhí)行到這條指令時，處理器會發(fā)生預(yù)取指中止異常，引起中斷。

處理器響應(yīng)中斷后，硬件自動執(zhí)行下列操作 ：

把程序狀態(tài)寄存器CPSR拷貝給SPSR_abt;

強(qiáng)制進(jìn)入中止異常模式;

強(qiáng)制進(jìn)入到ARM狀態(tài);

禁止IRQ中斷。

把中斷時PC的地址拷貝給LR;

跳轉(zhuǎn)到絕對地址PC=0x0000000C處執(zhí)行;

關(guān)于從異常中斷處理程序的返回:

在指令預(yù)取時，如果目標(biāo)地址是非法的，該指令被標(biāo)記成有問題的指令，這時，流水線上該指令之前的指令繼續(xù)執(zhí)行，當(dāng)執(zhí)行到該被標(biāo)記成有問題的指令時，處理器產(chǎn)生指令預(yù)取中止異常中斷。發(fā)生指令預(yù)取異常中斷時，程序要返回到該有問題的指令處，重新讀取并執(zhí)行該指令，因此指令預(yù)取中止異常中斷應(yīng)該返回到產(chǎn)生該指令預(yù)取中止異常中斷的指令處，而不是當(dāng)前指令的下一條指令。

指令預(yù)取異常是由當(dāng)前執(zhí)行的指令自身產(chǎn)生的，當(dāng)產(chǎn)生中斷時，程序計數(shù)器PC的值還未更新，它指向當(dāng)前指令后面的第二條指令(對于ARM指令，它指向當(dāng)前指令地址加8字節(jié)的位置;對于Thumb指令，它指向當(dāng)前指令地址加4字節(jié)的位置)。當(dāng)指令預(yù)取中止異常中斷發(fā)生時，處理器自動將值(pc-4)保存到lr_abt中，此時(pc-4)指向當(dāng)前指令的下一條指令，所以從軟件中斷返回可以通過如下指令來實現(xiàn)：

SUBS PC，LR，#4

當(dāng)異常中斷處理程序中使用了數(shù)據(jù)棧時，可以使用下面的指令在進(jìn)入異常中斷處理程序時保存被中斷程序的執(zhí)行現(xiàn)場，在退出異常中斷處理程序時恢復(fù)被中斷程序的執(zhí)行現(xiàn)場。異常中斷程序中使用的數(shù)據(jù)棧由用戶提供。

SUBS LR，LR，#4

STMFD sp! , {reglist，lr}

....

LD