S3C2440中共有8個(gè)bank每個(gè)bank的地址空間為128MB，總共1GB。bank0數(shù)據(jù)位寬是由硬件選擇，其他可由設(shè)置相應(yīng)寄存器來改變。bank0－bank5支持外接ROM和SRAM，bank6和bank7還支持SDRAM（即開發(fā)板上的內(nèi)存），且bank6和bank7的地址空間大小是可變的。

S3C2440對(duì)外引出27根地址線ADDR0－ADDR26，訪問空間128MB。同時(shí)還引出nGCS0-nGCS7，對(duì)應(yīng)bank0－bank7，當(dāng)訪問相應(yīng)bank時(shí)。相應(yīng)的nGCSx輸出低電平選中外設(shè)。地址分布圖如下。

Steppingstone是cpu內(nèi)部的RAM有4KB。當(dāng)cpu上電時(shí)硬件選擇了從Nand flash啟動(dòng)則，硬件上則會(huì)將Nand flash中前4KB的數(shù)據(jù)復(fù)制到Steppingstone中，起始地址為0。

使用SDRAM：

SDRAM需要連接到bank6或者bank7。開發(fā)板上使用的SDRAM是HY57V561620，此SDRAM由4個(gè)邏輯Bank(L-bank)組成，每個(gè)bank有4M，數(shù)據(jù)寬度是16位。所以其容量為4＊4MB＊2B＝32MB。開發(fā)板有兩塊SDRAM。數(shù)據(jù)寬度32位，則容量為64MB。連接如圖：

因?yàn)榘迳蟂DRAM總?cè)萘繛?4MB，所以地址線用到26根。最末尾兩位LADDR24和LADDR25連接SDRAM的BA0和BA1，用來選擇SDRAM的邏輯bank。因?yàn)槭?2位數(shù)據(jù)寬度低兩位LADDR0和LADDR1沒有使用。SDRAM的片選信號(hào)nSCS連接到cpu的nGCS6:nSCS0上所以使用的是Bank6。

SDRAM的訪問步驟大致如下:

1.cpu發(fā)出片選信號(hào)nSCS有效，SDRAM被選中。

2.LADDR24和LADDR25，選中SDRAM中的L-bank。

3.對(duì)被選中的芯片進(jìn)行行列尋址。

4.找到的存儲(chǔ)單元的數(shù)據(jù)傳輸?shù)綌?shù)據(jù)總線上。

這些操作都是在設(shè)置好相應(yīng)的寄存器，在訪問內(nèi)存時(shí)，cpu自動(dòng)操作的。cpu可以根據(jù)設(shè)置在寄存器中的列地址位數(shù)和內(nèi)存大小等信息，自動(dòng)分出L-bank，行，列地址，并按相應(yīng)的時(shí)序發(fā)送到SDRAM。

寄存器介紹：

存儲(chǔ)控制器共有13個(gè)寄存器，bank0－bank5只需設(shè)置BWSCON和BANKCONx。bank6和bank7外接SDRAM時(shí)還需設(shè)置其他寄存器，下面是各個(gè)寄存器的介紹。

BWSCON(Bus width & Wait CONtrol register)位寬和等待寄存器。此寄存器設(shè)置每個(gè)bank的位寬，其中每4位控制一個(gè)bank。根據(jù)數(shù)據(jù)手冊(cè)其中每4位中

DWx：占兩位設(shè)置bankx的位寬，00對(duì)應(yīng)8位01對(duì)應(yīng)16位10對(duì)應(yīng)32位

WSx：占一位是否使用WAIT信號(hào)，一般為0不使用

STx：占一位是否啟用SDRAM數(shù)據(jù)掩碼引腳SDRAM此位為0

其中比較特殊的是bank0，它的位寬是由硬件引腳OM0，OM1決定的。

BANKCONx(BANK CONtrol register)。在8個(gè)bank中bank6和bank7可以接SDRAM所以BANKCON6和BANKCON7與0－5不同。0－5中主要控制外接設(shè)備的訪問時(shí)序。而6和7多出了，

MT：用于設(shè)置此BANK是外接存儲(chǔ)器類型。SRAM／ROM為00，SDRAM為11

Trcd：RAS到CAS的延時(shí)

SCAN：SDRAM的列地址數(shù)，00為8位01為9位10為10位，

REFRESH (refresh control register)刷新控制寄存器，其中REFEN 0為禁止刷新功能，1為開啟刷新功能。TREFMD刷新模式,Trp預(yù)充電時(shí)間，Tsrc半行周期。剩下0－10位是刷新計(jì)數(shù)器，計(jì)算公式為2^11+1-SDRAM時(shí)鐘頻率(MHz)*SDRAM刷新周期(us).2440開發(fā)板在未使用PLL時(shí)，時(shí)鐘頻率等于晶振頻率12MHz，計(jì)算得出等于1955.整個(gè)寄存器則在本開發(fā)板中為0x008C07A3

BANKSIZE bank大小寄存器，其中BURST_EN 0為禁止突發(fā)傳送1為支持突發(fā)傳輸。SCKE_EN使能掉電模式與否，SCLK_EN僅在訪問SDRAM期間發(fā)出SCLK信號(hào)。BK76MAP設(shè)置BANK6／7大小。010為128MB 001為64MB。本例為0xb1。

MRSRBx(SDRAM mode register set rgister)x為6和7。能設(shè)置的只有CL[6:4]CAS等待時(shí)間。整個(gè)寄存器設(shè)置為0x30

實(shí)驗(yàn)代碼簡(jiǎn)介：

@****************************************

@ 設(shè)置SDRAM 將下載到nandflash中轉(zhuǎn)存到內(nèi)部

@ SRAM中的程序復(fù)制到SDRAM 然后跳到SDRAM處

@ 執(zhí)行

@****************************************

.equMEM_CTL_BASE,0x48000000

.equSDRAM_BASE,0x30000000

.equWTCON,0x53000000

.text

.global _start

_start:

bl disable_watchdog

bl init_sdram

bl move_to_sdram

ldr pc,=jump_to_main

disable_watchdog:

ldr r1,=WTCON

mov r2,#0x0

str r2,[r1]

mov pc,lr

init_sdram:

ldr r1,=MEM_CTL_BASE

adrl r2,mem_cfg_val

add r3,r1,#52@4*13=52

0:@數(shù)字標(biāo)號(hào)是局部標(biāo)號(hào)，這種標(biāo)號(hào)可以在不同區(qū)域多次出現(xiàn)。

ldr r4,[r2],#4

str r4,[r1],#4

cmp r1,r3

bne 0b

mov pc,lr

move_to_sdram:

mov r1,#0;

ldr r2,=SDRAM_BASE

add r3,r1,#4*1024

0:

ldr r4,[r1],#4

str r4,[r2],#4

cmp r2,r3

bne 0b

mov pc,lr

jump_to_main:

ldr sp,=0x34000000

bl main

.align 4

mem_cfg_val:

.word0x22011110@BWSCON

.word0x00000700@BANKCON0

.word0x00000700@BANKCON1

.word0x00000700@BANKCON2

.word0x00000700@BANKCON3

.word0x00000700@BANKCON4

.word0x00000700@BANKCON5

.word0x00018005@BANKCON6

.word0x00018005@BANKCON7

.word0x008C07A3@REFRESH

.word0x000000b1@BANKSIZE

.word0x00000030@MRSRB6

.word0x00000030@MRSRB7

Makefile文件如下：

sdram.bin : head.Sleds.c
arm-linux-gcc-c -o head.o head.S
arm-linux-gcc -c -o leds.o leds.c
arm-linux-ld -Ttext 0x30000000 head.o leds.o -o sdram_elf
arm-linux-objcopy -O binary -S sdram_elf sdram.bin
arm-linux-objdump -D -m armsdram_elf > sdram.dis
clean:
rm -fsdram.dis sdram.bin sdram_elf *.o