摘要：在傳統(tǒng)的模擬法產生Chirp超寬帶信號的基礎上，提出了一種基于鎖相環(huán)(PLL)法的Chirp超寬帶信號源設計方案。與傳統(tǒng)的模擬方法相比，該方法產生的Chirp超寬帶信號載頻穩(wěn)定性高，能夠達到參考信號的頻率穩(wěn)定度。從理論上分析了該方法的可行性，并用相應的硬件電路實現了基于PLL的Chirp超寬帶信號源。實驗結果表明，該方法設計出的Chirp超寬帶信號源具有易實現，穩(wěn)定度高，靈活性和實用性強等優(yōu)點。
關鍵詞：Chirp信號；超寬帶；鎖相環(huán)

0 引言
    Chirp超寬帶信號是一種瞬時頻率隨著時間線性變化、同時又符合美國聯(lián)邦通信委員會(FCC)對超寬帶相對帶寬定義的信號，由于其具有抗干擾能力強、發(fā)射功率低、多徑分辨能力強、對頻偏不敏感等優(yōu)點，現已在無線通信、雷達、精確定位等眾多領域引起了廣泛研究。為了獲得高調頻線性度、高穩(wěn)定性的Chirp超寬帶信號，國內外學者研究出多種產生Chirp超寬帶信號的方案，常見的有模擬法和數字法。模擬法可分為有源法和無源法，有源法是用模擬信號直接控制壓控振蕩器(VCO)，使壓控振蕩器輸出Chirp超寬帶信號，這種方法易實現，并且在寬頻帶內能獲得滿意的線性特性，但是載頻穩(wěn)定性差；無源法一般是使用聲表面波(SAW)器件來產生Chirp超寬帶信號，該方法的優(yōu)點是產生的Chirp超寬帶信號頻率和帶寬可以達到較高，但是其使用靈活性不夠，SAW器件一經生產定型，掃頻速率、掃頻起始頻率和掃頻時間等參數就確定了，無法更改，并且成本高。數字法是采用直接數字頻率合成技術(DDS)來產生Chirp超寬帶信號，該方法的優(yōu)點是產生的Chirp超寬帶信號頻率分辨率高、頻率轉換時間短，但是存在相位噪聲大、頻譜雜散大等缺點。
    本文在直接模擬法的基礎上，提出了一種基于鎖相環(huán)的模擬法來產生Chirp超寬帶信號設計方案，并用相應的硬件電路實現了該設計方案。該方法能夠產生高調頻線性度、高穩(wěn)定性的Chirp超寬帶信號，克服了傳統(tǒng)的模擬法載頻穩(wěn)定性差的缺點，并且具有低復雜性、低成本，靈活性強以及易于實現等優(yōu)點。

1 基于鎖相環(huán)的Chirp超寬帶信號源的設計原理
    基于鎖相環(huán)法的Chirp超寬帶信號源的設計方案如圖1所示，從圖中可以看出該設計方案主要由調制電路和鎖相環(huán)(PLL)電路兩大部分構成。調制電路主要由信源、調制器兩部分組成，其作用是產生一個速率和幅度可調的線性模擬信號，通過改變該模擬信號的速率和幅度可靈活控制Chirp超寬帶信號中的參數。鎖相環(huán)電路是該方案的核心部分，主要由鑒相器PD、環(huán)路濾波器LF和壓控振蕩器(VCO)三部分組成，其作用是完成Chirp超寬帶信號的產生。

    為了分析鎖相環(huán)產生Chirp超寬帶信號的原理，建立鎖相環(huán)的相位模型如圖2所示。調制信號m(t)由LF與VCO之間注入環(huán)路中，圖中θi(s)為基準輸入信號的相位，θo(s)為VCO輸出信號的相位，θ'o(s)為輸出信號經分頻器后反饋到鑒相器的相位，θe(s)為鑒相器輸出相位誤差，K=
KφKvco為鎖相環(huán)的環(huán)路增益。

    根據鎖相環(huán)的相位模型，可以推導出經調制信號m(t)作用下環(huán)路的輸出相位θo(s)的表達式。根據圖2可得：
   
    式中M(s)為m(t)的拉普拉斯變換。
    為了分析方便，假定θi(s)=0，將(1)式整理可得：
   
    式中Kvco為常數，誤差傳輸函數He(jw)具有高通特性。設調制信號m(t)的頻譜范圍為ΩL～ΩH，則當環(huán)路的截止頻率遠小于ΩL時，在ΩL～ΩH范圍內有He(jw)≈l∠0°。此時式(5)可寫成：
   
    從上面的分析可得出結論：當環(huán)路工作于載波跟蹤狀態(tài)，即調制信號的頻率遠大于截止頻率時，在調制信號頻率范圍內，環(huán)路的閉環(huán)頻率特性近似為零。這樣，環(huán)路對調制信號閉環(huán)一周的響應m’(t)約等于零，因而環(huán)路控制信號近似等于調制信號m(t)。也就是說，環(huán)路閉合后VCO的控制信號和開環(huán)近似相同，這就使VCO的頻偏dθo(t)／d(t)正比于調制信號m(t)，這樣既可以實現Chirp超寬帶信號的產生，同時又能保證載頻的穩(wěn)定。

2 基于鎖相環(huán)的Chirp超寬帶信號源的設計和實現
    本文設計的Chirp超寬帶信號源是基于鎖相環(huán)的，鎖相環(huán)的引入是這個設計的特色，其他調制部分電路可以用FPCA及高速DA器件簡單實現，因此本節(jié)主要介紹電荷泵鎖相環(huán)的設計。
    設計中采用集成度高的可編程ADF4112芯片，該芯片中包含有鑒頻鑒相器(PFD)、高精度電荷泵(CP)以及可編程的分頻器(N)，因此只需外加環(huán)路濾波器(LF)和壓控振蕩器(VCO)就可以構成一個完整的電荷泵鎖相環(huán)電路。環(huán)路濾波器的設計是電荷泵鎖相環(huán)電路中重要的部分，其設計的好壞直接影響到整個電路的性能。設計中采用的是有源濾波器，其中有源器件放在最后，這樣有源器件不僅可以起到放大的作用，而且還起到了與加法器的隔離作用。但是有源器件的引入會增加帶內的相位噪聲，一般解決方法采用高階濾波器來減少相位噪聲。設計中采用有源三階濾波器作為環(huán)路濾波器，電路結構如圖3所示。

    經分析可得有源三階濾波器的傳遞函數為：
   
    假設通過編程使ADF4112芯片中電荷泵的輸出為正極性，則鎖相環(huán)的開環(huán)增益為：
   
    根據參考文獻，若已知相位裕度φ、鑒相器增益Kφ、VCO的增益KVCO、環(huán)路帶寬wc和T31(τ3與τ1的比值)，則可算出：
   
    當得到時間常數τ1、τ2、τ3后，則可計算出濾波器中各個元件的值。
   
    C3一般取VCO輸入電容的4倍至少為200 pF。
    根據以上計算有源三階環(huán)路濾波器參數方法，計算出各元件的值如表1所示。計算中取相位裕度為φ=45°；環(huán)路帶寬200 kHz；鑒相頻率為10 MHz；鑒相器的增益Kφ=5 mA；VCO的增益為Kvco=43．3 MHz／volt；VCO的輸出頻率Fout=580 MHz；有源器件運放的增益A=2。

    根據上述設計結果，采用AD公司的環(huán)路濾波器設計軟件ADIsimPLL，在鑒相頻率為10 MHz、VCO振蕩頻率為580 MHz的條件下對該有源三階環(huán)路濾波器進行仿真，仿真結果如圖4所示。從系統(tǒng)的開環(huán)響應波特圖可以看出，幅度增益為0 dB時，相位在-135°附近，有45°的相位裕量；相位在-180°時，幅度增益為-20 dB左右，由此可見該鎖相環(huán)路是穩(wěn)定的。

3 電路測試結果分析
    根據以上設計方案制作了Chirp超寬帶信號源硬件電路，經過一系列實驗，在安捷倫頻譜儀E4440A中測得VCO輸出信號的頻譜如圖5所示。產生的Chirp超寬帶信號的起始頻率為580MHz，截止頻率為720MHz，中心頻率在650MHz，帶寬為140 MHz。由測試結果可知，產生的Chirp超寬帶信號滿足UWB的定義，而且輸出信號的頻率質量好，頻帶內譜線比較平坦。

4 結論
    本文設計的Chirp超寬帶信號源是基于鎖相環(huán)的，利用了鎖相環(huán)工作在載波跟蹤狀態(tài)時VCO的輸出信號與調制信號成正比的特性，來保證產生載頻穩(wěn)定度高的Chirp超寬帶信號，從而改善了直接模擬法中產生的Chirp超寬帶信號載頻穩(wěn)定性差的缺點。通過理論分析和電路實驗驗證了該方法的有效性，該方法具有硬件電路簡單，可靠性高等特點，而且產生的Chirp超寬帶信號的參數是可調的。