摘要：為了解決空間分集激光通信中信標(biāo)光同步快速切換的問題，提出一種使用FPGA實現(xiàn)陣列信標(biāo)光同步轉(zhuǎn)換設(shè)計，解決了基于分集激光通信中多路信標(biāo)光同步快速切換的問題。在此使用卡諾圖編程方式，生成電機(jī)驅(qū)動時序，通過原理圖編程方式設(shè)計多路粗精信標(biāo)切換電路。實驗結(jié)果表明，該方法實現(xiàn)了分集激光通信中多光路的協(xié)同工作，并有效地簡化了傳統(tǒng)信標(biāo)光切換復(fù)雜的系統(tǒng)結(jié)構(gòu)。
關(guān)鍵詞：信標(biāo)光切換；分集技術(shù)；大氣激光光通信；FPGA

0 引言
    大氣激光通信作為一種新型的通信手段，其具有速率高、抗干擾和保密性強(qiáng)等特點，世界各國都將其作為未來無線通信發(fā)展的一個重要研究方向。在光通信中，捕獲、跟蹤與瞄準(zhǔn)是建立通信鏈路必不可少的組成部分，其中為了能夠快速捕獲到信標(biāo)光，要求首先使用粗信標(biāo)光(光束發(fā)散角較大)進(jìn)行粗定位，定位后再使用精信標(biāo)光鎖定通信光的準(zhǔn)確位置。目前，激光通信通常使用兩套獨立的信標(biāo)光系統(tǒng)(分別是粗信標(biāo)光學(xué)系統(tǒng)和精信標(biāo)光學(xué)系統(tǒng))用于捕獲、跟蹤和瞄準(zhǔn)，兩套系統(tǒng)使用同一的準(zhǔn)直光學(xué)天線發(fā)射。這種方法使激光的捕獲、跟蹤與瞄準(zhǔn)成本與器件數(shù)量增加，系統(tǒng)穩(wěn)定性下降。對于抑制大氣湍流對激光通信的影響方面，分集光通信技術(shù)被廣泛使用，然而分集光通信由于其多輸入／多輸出的特點，使信標(biāo)光切換成為捕獲、跟蹤和瞄準(zhǔn)的關(guān)鍵技術(shù)。利用分集通信手段可以有效降低系統(tǒng)的誤碼率，提高信道容錯能力，降低大氣湍流對光束的影響。本文基于分集技術(shù)設(shè)計多路信標(biāo)光同步切換電路，實現(xiàn)了原本多套激光器實現(xiàn)的功能，同時保證多光束能夠同步切換。這里提出使用步進(jìn)電機(jī)推動聚焦透鏡壓縮粗信標(biāo)光發(fā)散角，實現(xiàn)粗信標(biāo)光到精信標(biāo)光轉(zhuǎn)換的目的。為實現(xiàn)分集光通信，設(shè)計了4路同步信標(biāo)光切換系統(tǒng)，用于激光通信發(fā)射分集。試驗證明該系統(tǒng)具有通用性強(qiáng)、可擴(kuò)展好和可靠性高的特點。

1 系統(tǒng)結(jié)構(gòu)
    系統(tǒng)結(jié)構(gòu)如圖1所示，處理器使用Xilinx公司生產(chǎn)的Spartan3e系列XC3S500E，其片內(nèi)包含：

    (1)片內(nèi)集成10 476個邏輯單元(Logic Cell)；
    (2)2個專用乘法器；
    (3)20個RAM塊共360 Kb，72 Kb分布式RAM；
    (4)4個DCM(數(shù)字時鐘管理單元)；
    (5)多達(dá)232個用戶可配置I／O口，最多92個差分I／O對。
    配置芯片選擇Xilinx 4 Mb Platform FLASH配置芯片XCF04。
1．2 電機(jī)驅(qū)動
    步進(jìn)電機(jī)是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件。在非超載情況下，電機(jī)的轉(zhuǎn)速取決于驅(qū)動脈沖信號的頻率和脈沖數(shù)。本文使用FPGA控制4個步進(jìn)電機(jī)同步運動，電機(jī)驅(qū)動采用4拍驅(qū)動方式。

    驅(qū)動時序關(guān)系如表1所示。其中：step0～step3用于為電機(jī)提供驅(qū)動脈沖；reversal用于控制電機(jī)轉(zhuǎn)動方向。

2 軟件設(shè)計
    本文使用Xilinx公司提供的開發(fā)編譯環(huán)境ISE設(shè)計驅(qū)動程序。首先使用卡諾圖編程方式設(shè)計電機(jī)轉(zhuǎn)動時序關(guān)系，卡諾圖結(jié)構(gòu)如圖2所示。卡諾圖共分為5個步驟：狀態(tài)START用于上電復(fù)位；模塊輸出端STATE0～STATE3用于產(chǎn)生控制驅(qū)動電機(jī)的時序脈沖；模塊輸入端reversal用于控制電機(jī)正轉(zhuǎn)與反轉(zhuǎn)。當(dāng)reversal置位時，STATE運行方向是STATEO→STATE3→STATE2→STATE1→STATE0；當(dāng)reversal置零時，STAE運行方向是STATE0→STAE1→STAE2→STATE3→STATE0。

    模塊共有3個輸入端、4個輸出端，分別是clk，RESET，reversal，step0～step3。輸入clk用于控制轉(zhuǎn)速，輸入REST用于復(fù)位，輸入reversal用于控制電機(jī)反轉(zhuǎn)，輸出step[3：0]用于提供驅(qū)動步進(jìn)電機(jī)的時序。在編譯環(huán)境ISE中使用該模塊并重復(fù)調(diào)用3次，得到如圖3電路結(jié)構(gòu)。其中輸入管腳有系統(tǒng)同步時鐘clk，系統(tǒng)復(fù)位REST，轉(zhuǎn)換開關(guān)reversal，4組輸出管腳motorl_step[3：0]～motor4_step[3：0]用于控制4個獨立的步進(jìn)電機(jī)。

3 仿真結(jié)果
    系統(tǒng)設(shè)計仿真結(jié)果如圖4所示。從時序圖中可以看出，使用卡諾圖生成模塊能夠準(zhǔn)確的實現(xiàn)要求時序的控制，電機(jī)轉(zhuǎn)速由時鐘輸入端控制，使用reversal控制端控制電機(jī)反轉(zhuǎn)。本文使用卡諾圖編程方式設(shè)計FPGA程序，系統(tǒng)設(shè)計難度大大降低，工程技術(shù)人員能夠通過該方法使用FPGA設(shè)計所需電路。

4 結(jié)論
    本文解決了在分集技術(shù)光通信中使用多光束粗捕獲與精瞄準(zhǔn)光束發(fā)散角同步切換的問題。其中電機(jī)驅(qū)動時序由FPGA并行控制，系統(tǒng)時鐘完全同步，并設(shè)計反轉(zhuǎn)輸入接口，整體驅(qū)動電路集成在一片F(xiàn)PGA之上，使系統(tǒng)結(jié)構(gòu)簡單，擴(kuò)展性強(qiáng)。