中心議題：

探究手機射頻和混合信號集成設計

解決方案：

利用調制器

采用CMOS功率放大器

一直以來，蜂窩電話都使用超外差接收器和發(fā)射器。但是，隨著對包含多標準(GSM、cdma2000和W-CDMA)的多模終端的需求不斷增長，直接轉換接收器和發(fā)射器架構變得日趨流行。在過去十年中，集成電路技術取得長足發(fā)展，使得在單一芯片上集成各種不同的RF、混合信號和基帶處理功能成為可能。

一個典型的蜂窩收發(fā)器(見圖)包括RF前端、混合信號部分和實際的基帶處理部分。就接收器而言，通常的架構選擇包括直接轉換到直流、極低中頻(IF) 和直接采樣。直接轉換到直流的方法會受直流偏移和低頻噪音干擾，而低IF可以減輕這類干擾，但鏡像抑制卻是一個關鍵性挑戰(zhàn)。RF的直接采樣則存在一些固有缺陷，如低頻噪音、寬帶信號的交疊以及動態(tài)范圍需求。

在上述所有架構中，關鍵的挑戰(zhàn)是集成模擬和數字功能。一旦信號下變換為直流或極低中頻，不希望的干擾信號會伴隨有用信號產生，而且其強度明顯高于有用信號。對這種混合信號進行數字化處理需要一個高動態(tài)范圍的A/D轉換器，該轉換器必須具有出色的噪音和無雜散動態(tài)范圍性能。以GSM通信為例，偏移載波 3MHz處的干擾信號比有用信號高76dB，而偏移600KHz處的干擾信號比有用信號高56dB。這確定了A/D轉換器的上限。

此外，在參考靈敏度水平，A/D輸入端的有用信號可能只有1mV(-60dBV)。為了不降低噪音指數性能，量化噪音的基底必須足夠低，對1mV信號要求是在-80dBV。另一方面，CDMA和W-CDMA具有更低的信噪比要求，所以可容忍的量化噪音基底范圍相對較寬。

高動態(tài)范圍的Σ-Δ轉換器可以從連續(xù)時間轉換器到離散采樣時間轉換器等不同類型的器件中進行選擇。連續(xù)時間A/D轉換器的優(yōu)勢是提供了抗交疊濾波器，它可以嵌入作為轉換器的一部分。而離散時間轉換器則需要在轉換器前放置一個抗交疊濾波器，以消除頻譜鏡像。

調制器的階數是影響動態(tài)范圍的另一個設計參數。高階調制器可以增加動態(tài)范圍，但會導致潛在的穩(wěn)定性問題。單位量化器與多位量化器之比也會影響動態(tài)范圍特性。每個附加位可以提供6dB的動態(tài)范圍，但這個拓撲結構需要在反饋通道中進行不匹配修整，以獲得所需的動態(tài)范圍。

圖1: 直接轉換到直流的架構受制于直流偏移和1/f噪音問題。其它的蜂窩收發(fā)器架構包括極低IF和直接采樣。

在天線后端，盡早進行數字化有助于獲得魯棒設計和更低的成本。模擬元件的寬容差要求可被免除，而數字模塊可以按數字工藝縮小幾何尺寸，從而減小芯片體積和相應成本。這還有助于走向真正的軟件無線電架構，其中A/D和數字后端模塊可以自動適應CDMA、W-CDMA和GSM等標準。在選擇架構時必須考慮多模無線電新近提出的一些要求，如系統(tǒng)交接時W-CDMA和GSM要同時工作、為了提高容量要采用多樣性接收以及藍牙功能等。多個標準的同時工作將不允許功能模塊的復用，因而有可能增加裸片的尺寸和功耗。

高動態(tài)范圍A/D靠一個高速采樣時鐘提供時鐘信號，所以在設計和布局階段必須仔細考慮基底噪音及RF前端的耦合噪聲。來自RF采樣時鐘諧波的干擾如果處在通道帶寬之內的話，可能會降低接收器的性能。一旦信號實現了數字化，一個公共的硬件平臺可用來提取期望信號，同時阻止干擾信號。幾項射頻功能，如直流偏移抵消、自動增益控制和頻率偏移校正等，在實際的數據解調之前可以作為射頻的一部分被執(zhí)行。這減輕了對DSP指令運算速度方面的要求，同時使無線電控制方式更加靈活。

發(fā)射器架構

用于多個標準的發(fā)射器架構包括直接上變頻、轉換環(huán)、利用鎖相環(huán)的調制以及極環(huán)。發(fā)展趨勢是進一步數字化以降低總發(fā)射器鏈路中的模擬含量。關鍵的挑戰(zhàn)包括漏電流、動態(tài)范圍要求以及成本。采用Σ-Δ調制器的鎖相環(huán)調制技術承諾可以實現低功耗，是一種更簡單的架構方法。

對于CDMA和W-CDMA等系統(tǒng)，AM和PM元件的分離是必要的。這引出了極環(huán)架構，它正取得更廣泛的應用。但將極環(huán)架構用于寬帶系統(tǒng)仍存在困難，在寬帶系統(tǒng)中AM和PM元件的校準以及頻譜失真的影響是非常關鍵的。

盡管直接調制方法具有兼容多種標準的優(yōu)勢，但在滿足噪音基底需求方面仍存在挑戰(zhàn)。多模手機需要幾個大體積的SAW濾波器來衰減接收頻帶的噪音。

為了減輕對重構濾波器的要求，發(fā)射器端進行的信號數字化可以包括I(同相)和Q(正交)過采樣D/A轉換器。由于發(fā)射器中沒有干擾，這在一定程度上簡化了轉換器的設計。在發(fā)射器鏈路設計中，仍需要考慮能夠充分滿足頻譜屏蔽要求的動態(tài)范圍。

發(fā)射器鏈路的最后一級是功率放大器，在某些系統(tǒng)中最大的發(fā)射輸出功率接近3瓦。在這個功率下保持高效率是至關重要的。傳統(tǒng)上，功率放大器一直采用GaAs或InGaP進行設計。

總結

近來的趨勢傾向采用CMOS功率放大器，這有可能使它同發(fā)射器的其余部分集成在同一個芯片上并降低系統(tǒng)成本。但是，這樣做在效率、熱特性和隔離方面仍存在一些挑戰(zhàn)。