1. 引言

MRAM靜態(tài)隨機(jī)存取存儲(chǔ)器是一種具有靜止存取功能的內(nèi)存，不需要刷新電路技能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。它的主要優(yōu)點(diǎn)是速度快，不必配備刷新電路，可提高整體的工作效率。集成度低，功耗大，相同容量的體積較大，而且價(jià)格較高。但在串行低速數(shù)據(jù)到并行高速數(shù)據(jù)轉(zhuǎn)換的過(guò)程中，存儲(chǔ)器起的是數(shù)據(jù)緩沖作用。為了的到更高的傳輸速度和更大的傳輸容量，需要更高的速度和更大容量的存儲(chǔ)器。VDMR8M32是珠海歐比特公司研制出的一種高速、大容量的TTL同步靜態(tài)存儲(chǔ)器，其容量為256k×32bit，同時(shí)具有設(shè)計(jì)簡(jiǎn)單，應(yīng)用靈活等特點(diǎn)。

2. VDMR8M32芯片介紹

2.1 VDMR8M32的結(jié)構(gòu)

VDMR8M32是一款高集成度的靜態(tài)隨機(jī)存取存儲(chǔ)器，其總含有8M bits。由于此芯片里面包含2個(gè)片選，具體的原理框圖見(jiàn)圖1。這種結(jié)構(gòu)不但大大的擴(kuò)充了存儲(chǔ)器的容量和數(shù)據(jù)位寬，而且還可以在應(yīng)用時(shí)大量節(jié)省了PCB板的使用空間。從圖1可以看出，每個(gè)片選控制了32位的數(shù)據(jù)總線。圖2為VDMR8M32中的Block的結(jié)構(gòu)框圖，它主要由控制邏輯、存儲(chǔ)整列等組成。

VDMR8M32的主要特性如下：

總?cè)萘浚?M bit;

數(shù)據(jù)寬度為32位;

快達(dá)35ns的讀寫(xiě)周期;

完全靜態(tài)操作，無(wú)需刷新;

兼容SRAM時(shí)序;

采用3.3V電源供電。

無(wú)限次讀寫(xiě);

數(shù)據(jù)保存大于20年;

掉電自動(dòng)數(shù)據(jù)保護(hù)。

圖1 VDMR8M32原理框圖

圖2 VDMR8M32內(nèi)部Block的結(jié)構(gòu)框圖

2.2 VDMR8M32的引腳說(shuō)明

VDMR8M32芯片采用的是SOP封裝工藝，整塊芯片表面鍍金，這樣可以大幅度增強(qiáng)了芯片的抗干擾和抗輻射的能力，有利于該芯片能應(yīng)用于航空航天等惡劣的環(huán)境。

VDMR8M32芯片各引腳分布見(jiàn)下圖3所示，各引腳的功能說(shuō)明如下：

VCC：+3.3V電源輸入端。濾波的旁路電容應(yīng)盡可能靠近電源引腳, 并直接連接到地;

VSS：接地引腳;

A0~A16：地址同步輸入端;

#W：此端為低時(shí)寫(xiě)入，為高時(shí)寫(xiě)無(wú)效，數(shù)據(jù)有效發(fā)生在相應(yīng)地址有效之后的兩個(gè)周期;

#G：輸出使能, 數(shù)據(jù)讀取時(shí)需置為低，寫(xiě)時(shí)置為低;

#CEn：低電平有效時(shí)選中該片;

DQ0~DQ31：數(shù)據(jù)輸入/輸出腳。

表1 器件功能真值表

注：“H”代表高電平，“L”代表低電平，“X”代表可以是任何狀態(tài)

3. VDMR8M32的電特性

VDMR8M32電特性見(jiàn)表2：

表2：模塊電特性

表3：AC特性

3. VDMR8M32的測(cè)試方案

在本案例中，我們選用了Teradyne公司的magnum II測(cè)試系統(tǒng)對(duì)VDMR8M32進(jìn)行全面的性能和功能評(píng)價(jià)。該器件的測(cè)試思路為典型的數(shù)字電路測(cè)試方法，即存儲(chǔ)陣列的讀寫(xiě)功能測(cè)試及各項(xiàng)電特性參數(shù)測(cè)試。

2.1 magnum II測(cè)試系統(tǒng)簡(jiǎn)介

Magnum II測(cè)試系統(tǒng)是上海Teradyne公司生產(chǎn)的存儲(chǔ)器自動(dòng)測(cè)試機(jī)，它由主機(jī)和測(cè)試底架組成，每個(gè)測(cè)試底架包含5個(gè)網(wǎng)站裝配板(Site Assembly Board)，每個(gè)裝配板有128組測(cè)試通道，可用來(lái)連接DUT(Device Under Test)的管腳，5個(gè)裝配板之間完全相互獨(dú)立，故可以聯(lián)合多個(gè)裝配板測(cè)試管腳數(shù)更多的產(chǎn)品。除了與主機(jī)通信的裝配板外，測(cè)試底架還包括系統(tǒng)電源供給、電源監(jiān)控板、冷卻風(fēng)扇、以太網(wǎng)集線器和測(cè)試板鎖定裝置。使用Magnum II測(cè)試系統(tǒng)時(shí)，通過(guò)主機(jī)編程的方式配置各裝配板，再由各裝配板對(duì)DUT進(jìn)行一系列向量測(cè)試，最終在主機(jī)的UI界面打印出測(cè)試結(jié)果。

Magnum II測(cè)試系統(tǒng)有著強(qiáng)大的算法模塊APG(Algorithmic Pattern Generator)，可生成各種檢驗(yàn)程序，即測(cè)試pattern，如棋盤(pán)格測(cè)試程序，反棋盤(pán)格測(cè)試程序，全空間全1測(cè)試，全空間全0測(cè)試，讀寫(xiě)累加數(shù)測(cè)試，讀寫(xiě)隨機(jī)數(shù)測(cè)試，對(duì)角線測(cè)試等，采用這些測(cè)試向量可以對(duì)器件進(jìn)行較為全面的功能檢測(cè)。

2.2 采用Magnum II測(cè)試系統(tǒng)的測(cè)試方案設(shè)計(jì)

1)硬件設(shè)計(jì)

按照magnum II測(cè)試系統(tǒng)的測(cè)試通道配置規(guī)則，繪制VDMR8M32的測(cè)試轉(zhuǎn)接板，要對(duì)器件速率、工作電流、抗干擾等相關(guān)因素進(jìn)行綜合考量。

2)軟件設(shè)計(jì)

考慮到使用該模塊為器件提供需要施加激勵(lì)信號(hào)的特殊性，我們采用了magnum II系統(tǒng)的特殊編程語(yǔ)言和C++編程語(yǔ)言，在VC++環(huán)境中調(diào)試測(cè)試程序，來(lái)完成相應(yīng)的控制操作。具體實(shí)施步驟如下：

A、按照magnum II的標(biāo)準(zhǔn)編程方法，先完成對(duì)VDMR8M32的Pin Assignments 定義，Pin Scramble定義，Pin Electronics，Time Sets等的設(shè)置。

B、確定Sequence Table Execution Order，編輯每一組測(cè)試項(xiàng)，即Test Block, Test Block 里面需要包含Pin Electronics，Time Sets，funtest()函數(shù)，funtest()函數(shù)中就會(huì)使用到pattern。

C、編輯pattern使用的是magnum II測(cè)試系統(tǒng)的特殊編程語(yǔ)言，運(yùn)用APG中各模塊的功能編輯所需要的算法指令，編譯生成object code。

2.3 VDMR8M32的功能測(cè)試

針對(duì)MRAM等存儲(chǔ)單元陣列的各類(lèi)故障模型，如陣列中一個(gè)或多個(gè)單元的一位或多位固定為0或固定為1故障(Stuck at 0 or 1 fault)、陣列中一個(gè)或多個(gè)單元固定開(kāi)路故障(Stuck open fault)、狀態(tài)轉(zhuǎn)換故障(Transition fault)、數(shù)據(jù)保持故障(Data maintaining fault)、狀態(tài)耦合故障(Coupling fault)等，有相應(yīng)的多種算法用于對(duì)各種故障類(lèi)型加以測(cè)試，本文采用，全0、全1，棋盤(pán)格、反棋盤(pán)格，累加，隨機(jī)數(shù)的測(cè)試算法。

1)APG簡(jiǎn)介

APG即為Algorithmic Pattern Generator(算法模式生成器)模塊的簡(jiǎn)稱，它實(shí)則為一臺(tái)電腦，用特殊的編程語(yǔ)言和編譯器生成目標(biāo)代碼供測(cè)試系統(tǒng)使用，APG主要由兩個(gè)地址生成器(XALU和YALU)、一個(gè)數(shù)據(jù)生成器(Data Generator)、一個(gè)時(shí)鐘選擇信號(hào)生成器(Chip Select)組成。

一組地址生成器最多可編輯24位地址長(zhǎng)度，結(jié)合兩個(gè)地址生成器可產(chǎn)生一系列的地址算法，如單個(gè)地址的遞增(increment)、遞減(decrement)、輸出全為1(all 1s)、輸出全為0(zeros)等操作，兩個(gè)地址的關(guān)聯(lián)操作有相加(add)、相減(subtract)、或運(yùn)算(or)、與運(yùn)算(and)、異或(xor)運(yùn)算等，運(yùn)用這些地址算法可以非常靈活地尋址到器件的任一一個(gè)存儲(chǔ)單元，以滿足各種測(cè)試需求。

數(shù)據(jù)生成器最多可編輯36位數(shù)據(jù)長(zhǎng)度，其功能除了有相加(add)、相減(subtract)、或運(yùn)算(or)、與運(yùn)算(and)、異或(xor)運(yùn)算等以外，還可以與地址生成的背景函數(shù)(bckfen)配合使用，以生成需要的數(shù)據(jù)，如當(dāng)?shù)刂窞槠鏀?shù)是生成0x55的數(shù)據(jù)，當(dāng)?shù)刂窞榕紨?shù)時(shí)生成0xaa的數(shù)據(jù)等等。

時(shí)鐘信號(hào)生成器最多可編輯18個(gè)片選通道，并且可產(chǎn)生4種不同的波形，即脈沖有效，脈沖無(wú)效，電平有效，電平無(wú)效。

除以上四個(gè)模塊外，APG還包括管腳定義模塊(pinfunc)，計(jì)數(shù)器(count),APG控制器(mar)等，使用magnum II特殊的編程語(yǔ)言并運(yùn)用這些模塊的功能編輯出所需要的算法指令，便可以對(duì)器件進(jìn)行功能測(cè)試。

2.4 VDMR8M32的電性能測(cè)試

針對(duì)MRAM類(lèi)存儲(chǔ)器件，其電性測(cè)試內(nèi)容主要有管腳連通性測(cè)試(continuity)、管腳漏電流測(cè)試(leakage)，電源管腳靜態(tài)電流測(cè)試(isb)、電源管腳動(dòng)態(tài)電流測(cè)試(IDDR/IDDW)、輸出高/低電平測(cè)試(voh/vol)，時(shí)序參數(shù)測(cè)試(TAVQV、TGLQV、TELQV)。

1) PMU簡(jiǎn)介

PMU即為Parametric Measurement Unit，可以將其想像為一個(gè)電壓表，它可以連接到任一個(gè)器件管腳上，并通過(guò)force電流去測(cè)量電壓或force電壓去測(cè)量電流來(lái)完成參數(shù)測(cè)量工作。當(dāng)PMU設(shè)置為force 電流模式時(shí)，在電流上升或下降時(shí)，一旦達(dá)到系統(tǒng)規(guī)定的值，PMU Buffer就開(kāi)始工作，即可輸出通過(guò)force電流測(cè)得的電壓值。同理，當(dāng)PMU設(shè)置為force 電壓模式時(shí)， PMU Buffer會(huì)驅(qū)動(dòng)一個(gè)電平，這時(shí)便可測(cè)得相應(yīng)的電流值。MRAM 器件的管腳連通性測(cè)試(continuity)、漏電流測(cè)試(leakage)、voh/vol測(cè)試均采用這樣的方法進(jìn)行。

2) mr8m32的靜態(tài)電流測(cè)試(isb)、動(dòng)態(tài)電流測(cè)試(IDDR/IDDW)、時(shí)序參數(shù)測(cè)試(TAVQV、TGLQV、TELQV)

VDMR8M32的靜態(tài)電流測(cè)試不需要測(cè)試pattern，而動(dòng)態(tài)電流測(cè)試需要測(cè)試pattern，使用的電流抓取函數(shù)分別是test_supply()和ac_test_supply()，需要注意的是測(cè)試靜態(tài)電流時(shí)器件的片選控制信號(hào)需置成vcc狀態(tài)，測(cè)試動(dòng)態(tài)電流時(shí)負(fù)載電流(ioh/iol)需設(shè)為0ma。

對(duì)時(shí)序參數(shù)進(jìn)行測(cè)試時(shí)， pattern測(cè)試是必不可少的。采用逐次逼近法進(jìn)行，可以固定控制信號(hào)的時(shí)序，改變data strobe的時(shí)序來(lái)捉取第一次數(shù)據(jù)輸出的時(shí)間;也可以固定data strobe的時(shí)序，改變控制信號(hào)的第一次有效沿的時(shí)間，與data strobe的時(shí)序做差運(yùn)算即可得到器件的最快反應(yīng)時(shí)間。

下圖是VDMR8M32測(cè)試程序編輯完成并經(jīng)編譯無(wú)誤的結(jié)果。

參考文獻(xiàn)：

[1] Neamen,D.A.電子電路分析與設(shè)計(jì)——模擬電子技術(shù)[M]。清華大學(xué)出版社。2009：118-167.

[2] 珠海歐比特控制工程股份有限公司. VDMR8M32使用說(shuō)明書(shū)[Z]. 2013.